[发明专利]电平转换电路

权利要求书

1.一种电平转换电路，包括：

输入电路(210)，被配置为接收输入信号(V_IN1)并输出同相输入信号(V_IN)和反相输入信号(V_INB)，所述输入信号(V_IN1)的电压电平位于接地电压(GND)与第一驱动电压(V_D1)之间，所述同相输入信号(V_IN)的相位与所述输入信号(V_IN1)的相位相同，所述反相输入信号(V_INB)的相位与所述输入信号(V_IN1)的相位相反；

转换电路(220)，被配置为接收从所述输入电路输出的所述同相输入信号(V_IN)和所述反相输入信号(V_INB)，并将所接收的信号转换成输出信号(V_OUT)，所述输出信号(V_OUT)的电压电平位于接地电压(GND)与高于所述第一驱动电压(V_D1)的第二驱动电压(V_D2)之间；

栅极驱动器(230)，被配置为接收所述输出信号(V_OUT)并输出驱动信号(V_G)；以及

输出切换装置(240)，被配置为接收从所述栅极驱动器(230)输出的所述驱动信号(V_G)并输出切换电压(V_SW)。

2.如权利要求1所述的电平转换电路，其中所述转换电路(220)包括：

第一NMOS晶体管(NM1)，具有连接至所述接地电压(GND)的源极端和施加有所述同相输入信号(V_IN)的栅极端；

第二NMOS晶体管(NM2)，具有连接至所述接地电压(GND)的源极端和施加有所述反相输入信号(V_INB)的栅极端；

第一齐纳二极管(ZD1)，具有连接至所述第一NMOS晶体管(NM1)的漏极端的第一端和连接至所述第二驱动电压(V_D2)的第二端；

第二齐纳二极管(ZD2)，具有连接至所述第二NMOS晶体管(NM2)的漏极端的第一端和连接至所述第二驱动电压(V_D2)的第二端；

第一PMOS晶体管(PM1)，具有连接至所述第一NMOS晶体管(NM1)的漏极端的漏极端、连接至所述第二驱动电压(V_D2)的源极端、以及连接至所述第二NMOS晶体管(NM2)的漏极端的栅极端；以及

第二PMOS晶体管(PM2)，具有连接至所述第二NMOS晶体管(NM2)的漏极端的漏极端、连接至所述第二驱动电压(V_D2)的源极端、以及连接至所述第一PMOS晶体管(PM1)的漏极端的栅极端。

3.如权利要求1所述的电平转换电路，其中所述转换电路(220)包括：

第一NMOS晶体管(NM1)，具有连接至所述接地电压(GND)的源极端和施加有所述同相输入信号(V_IN)的栅极端；

第二NMOS晶体管(NM2)，具有连接至所述接地电压(GND)的源极端和施加有所述反相输入信号(V_INB)的栅极端；

第三PMOS晶体管(PM3)，具有连接至所述第一NMOS晶体管(NM1)的漏极端的漏极端和施加有所述切换电压(V_SW)的栅极端；

第四PMOS晶体管(PM4)，具有连接至所述第二NMOS晶体管(NM2)的漏极端的漏极端和施加有所述切换电压(V_SW)的栅极端；

第一PMOS晶体管(PM1)，具有连接至所述第三PMOS晶体管(PM3)的源极端的漏极端、连接至所述第二驱动电压(V_D2)的源极端、以及连接至所述第四PMOS晶体管(PM4)的源极端的栅极端；以及

第二PMOS晶体管(PM2)，具有共同连接至所述第四PMOS晶体管(PM4)的源极端和所述输出信号(V_OUT)的漏极端、连接至所述第二驱动电压(V_D2)的源极端、以及连接至所述第一PMOS晶体管(PM1)的漏极端的栅极端。