[发明专利]多线程交叉双精度短向量结构的评测激励自动构造方法

说明书

技术领域

本发明涉及处理器领域和评测领域，尤其涉及一种面向多线程交叉双精度短向量结构处理器的评测激励自动构造方法。

背景技术

随着处理器芯片的集成度越来越大，在处理器内核中实现双精度短向量部件来支持数据密集的科学和工程计算是一个重要的发展趋势。在多线程处理器内核中扩展双精度短向量部件可以大幅度提高处理器的双精度浮点计算能力。双精度短向量部件需要实现更长字长的短向量寄存器（目前Intel的AVX已经支持256位共4路双精度数据的短向量），并且需要实现相应的支持双精度计算的向量操作指令集。

如图1所示，为一扩展了双精度短向量部件的多线程处理器内核结构示意图。该处理器内核基于OpenSparc T2实现，在处理器内核中扩展了向量处理单元（VPU），支持4路双精度数据的短向量操作，多个线程可并发使用。该处理器内核采用轮转多线程的方式支持8个硬件线程，每4个硬件线程为一组；每个时钟周期，处理器从每组4个线程中选择一个线程的当前指令执行，该指令可以是向量指令也可以是标量指令，当某个线程的指令由于高速缓存失效等原因引发流水线阻塞时，多线程交叉向量结构的微处理器将从其他线程取指执行，从而隐藏延迟，保证充满流水线。如图1所示，处理器内核各个功能单元的功能简述如下：

1）自陷逻辑单元（TLU），用于更新机器状态、处理异常和中断。面向处理器扩展的VPU，TLU也进行了相应的扩展，支持VPU的状态更新和异常处理。

2）取指令单元（IFU），每个时钟周期从每组线程中取一条指令，根据指令的类型发射到相应的执行单元（EXU0/1、FGU、LSU、VPU）执行。

3）整数执行单元（EXU0/1），负责执行整数操作类指令。该处理器包含两个整数执行单元（分别标记为0号和1号），每4个线程共享一个整数执行单元。

4）浮点和图形单元（FGU），负责执行标量浮点操作指令和支持图像处理的指令。

5）取/存单元（LSU），负责所有访存指令的执行。

6）存储器管理单元（MMU），负责配合LSU单元完成存储访问时的地址转换、内存管理。

7）向量操作单元（VPU），负责执行实现4路双精度数据运算的短向量指令。

8）通信单元（Gasket），负责处理器内核与第2级高速缓存或其他处理器核的通信。

为了实现多线程交叉双精度短向量处理器，在原有的处理器内核的基础上实现了VPU单元。而为了和VPU单元的功能相配合，TLU、IFU、LSU、MMU都进行了扩展以支持双精度短向量操作。和处理器内核结构的改进相对应，多线程交叉双精度短向量结构的处理器实现了短向量操作指令集，包括向量存取指令、向量计算指令、向量比较指令、向量移位指令、状态操作指令等。

上述增加了向量处理单元（VPU）的处理器内核最多支持8个硬件线程，多线程并发使用VPU部件就构成了多线程交叉双精度短向量体系结构。使用向量单元的每个线程的指令流中包含多种类型的指令，在此处理器上，指令执行的过程如下：

IFU每个时钟周期从8个硬件线程的当前指令中取得来自两个线程的两条指令，它根据指令的类型决定将指令发送到哪个功能单元去执行，如果是两条都是整数运算指令可以同时分别发到两个整数执行单元；如果两条都是访存指令、向量浮点运算指令、标量浮点运算指令，则先发出其中一条，下个时钟周期再发送另外一条。当多个使用VPU单元的线程同时在处理器中执行时，来自不同线程的向量存取指令、向量计算指令同时在LSU、VPU上执行。

这种多线程交叉双精度短向量结构可以隐藏长延时指令的延迟，提高处理器的整体性能。

双精度短向量单元和传统面向流媒体计算的SIMD扩展相比，使用的寄存器不同、数据通路不同、指令集也完全不同；因此在此类结构体系的处理器验证、性能评估过程中，都需要编写大量的评测激励。在处理器验证和性能评估中使用的评测激励是面向处理器体系结构的汇编语言程序。在处理器验证过程中，将测试激励加载到处理器的测试平台上运行，可以验证处理器设计的正确性；并且，可以根据测试激励的执行时间和激励程序中所包含的计算量评估处理器的性能。在处理器的验证、性能评估过程中，都需要编写大量的作为评测激励的汇编语言程序，通常这些程序都是由研发、测试人员手工编写，工作量大，耗费时间长。由于不同处理器指令集体系结构不同、短向量扩展方法不同，因此无法继承和重用已有的面向多线程使用短向量处理功能单元的评测激励。

发明内容