[发明专利]片外存储器带宽检测方法及装置

说明书

技术领域

本发明涉及移动通信技术领域，特别涉及一种片外存储器带宽检测方法及装置。

背景技术

在移动终端中出现了将多个处理器内核集成到单个的集成电路芯片上的片上系统(System On Chip，SOC)。数目更多的处理器内核可以允许集成电路芯片的更多的处理能力，例如，可以在完成无线通信数据处理的同时实现丰富的多媒体应用，这些高性能的多核处理器对片外存储器提出了更高的访问带宽的要求。

由此，对于片外存储器的带宽信息的获取显得非常重要，特别地，获取片外存储器访问的实时带宽可有助于对多核处理器的控制，提高片上系统的运行效率等。

请参考图1，其为现有的处理器内核访问片外存储器的结构示意图。如图1所示，片上系统中的第一中央处理单元(CPU)、第二中央处理单元、第三中央处理单元、直接存储存取(DMA)等处理器内核通过系统总线(System Bus)与存储控制器(MEMCTL)信号连接，而通过所述存储控制器对片外存储器发起访问。

现有技术中，通过逻辑分析仪等测试设备测试存储器接口的读写信号的时序来获取片外存储器访问的实时带宽。请参考图2，其为现有技术中利用逻辑分析仪获取片外存储器访问的实时带宽需测试的读写信号的时序示意图。如图2所示，例如，对于片外存储器中的DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory，双倍速率同步动态随机存储器)而言，需要在给定的时钟信号(CLK)内测试该DDR SDRAM的片选信号(CS)、行选信号(RAS)、列选信号(CAS)、写信号(WR)、地址信号(ADDRESS)及数据信号(DATA)的时序。具体的，设时钟周期为T_CLK，数据总线的宽度为W_DATA，在N个时钟周期里，SOC芯片对片外存储器发起了M次写操作，则在这个过程中存储器的访问带宽为：M×W_DATA/(N×T_CLK)，即获取了DDR SDRAM的访问的实时带宽。

但是，通过上述方法获取片外存储器访问的实时带宽需要配备额外的设备，从而给访问的实时带宽的获取带来了不便。此外，目前移动终端越来越多地使用DDR2、DDR3器件，这些器件对时序的要求非常严格，从而更多地采用POP(PIN ON PIN)封装，因此想捕获片外存储器接口的信号非常困难，从而使得通过逻辑分析仪等测试设备测试片外存储器接口的读写信号的时序来获取片外存储器访问的实时带宽变得非常困难。

发明内容

本发明的目的在于提供一种片外存储器带宽检测方法及装置，以解决现有技术中获取片外存储器访问的实时带宽非常困难的问题。

为解决上述技术问题，本发明提供一种片外存储器带宽检测方法，包括：获取处理器内核对存储控制器的访问次数、操作时间及数据带宽；根据公式：访问的实时带宽＝访问次数*数据带宽/操作时间，获取片外存储器访问的实时带宽。

可选的，在所述的片外存储器带宽检测方法中，确定对存储控制器访问的具体处理器内核，根据具体处理器内核获取数据带宽。

可选的，在所述的片外存储器带宽检测方法中，利用寄存器对处理器内核访问存储控制器计数，从而获取访问次数。

可选的，在所述的片外存储器带宽检测方法中，利用定时器对处理器内核访问存储控制器计时，从而获取操作时间。

可选的，在所述的片外存储器带宽检测方法中，同时获取处理器内核对存储控制器的访问次数及操作时间。

本发明还提供一种片外存储器带宽检测装置，包括：总线检测寄存模块，所述总线检测寄存模块与系统总线信号连接，用以获取处理器内核对存储控制器的访问次数、操作时间及数据带宽，并根据公式：访问的实时带宽＝访问次数*数据带宽/操作时间，获取片外存储器访问的实时带宽。

可选的，在所述的片外存储器带宽检测装置中，所述总线检测寄存模块包括：选择模块，用以确定对存储控制器访问的具体处理器内核，根据具体处理器内核获取数据带宽；寄存器，用以对处理器内核访问存储控制器计数，从而获取访问次数；定时器，用以对处理器内核访问存储控制器计时，从而获取操作时间；计算模块，用以根据公式：访问的实时带宽＝访问次数*数据带宽/操作时间，获取片外存储器访问的实时带宽。

可选的，在所述的片外存储器带宽检测装置中，还包括使能总线，所述使能总线与所述寄存器、定时器连接，用以控制所述寄存器及定时器的开启与关闭。