[发明专利]存储装置的制造方法、存储器件以及存储装置

说明书

相关申请的交叉参考

本发明包含与2010年10月19日向日本专利局提交的日本在先专利申请JP 2010-234414的公开内容相关的主题，在此将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及包括能够通过存储层的电气特性的变化来保存信息的存储器件的存储装置的制造方法、存储器件以及存储装置。

背景技术

近年来，人们积极致力于研发1T1R型非易失性存储器，1T1R型非易失性存储器将通过施加电脉冲来记录低电阻/高电阻状态的所谓电阻变化型存储器件与晶体管阵列结合在一起。

对于电阻变化型存储器件的制造方法，在现有技术(例如，参见国际专利申请WO 2008/117371(专利文献1)(第0072段))中，已知的方法有：在每个比特中所制造的下部电极上形成存储层和上部电极，从而在下部电极与存储层之间的接触部分处形成存储器件。

然而，现有技术中存在如下问题，即，由于存储层和上部电极相对下部电极的未对准而导致下部电极与存储层之间的接触面积的变化，由此导致难以获得一致的元件特性。特别是在高密度存储装置的情况下，由于期望形成的下部电极的尺寸或者间隔尽可能地小，所以由未对准导致的下部电极与存储层之间接触面积的变化成为更为严重的问题。

发明内容

鉴于上述情况，期望提供能够抑制下部电极与存储层之间的接触面积变化的存储装置的制造方法、存储器件以及存储装置。

本发明的实施例通过了一种存储装置的制造方法，在所述存储装置中形成有多个本发明实施例的存储器件，所述制造方法包括如下步骤(A)～(D)。

在第一步骤(A)中，形成下部电极材料膜，并将所述下部电极材料膜成形为在第一方向上延伸的第一线状图案。

在第二步骤(B)中，在所述第一步骤之后，在所述下部电极材料膜上依次形成存储层材料膜和上部电极材料膜。

在第三步骤(C)中，通过使所述上部电极材料膜和所述存储层材料膜成形为在与所述第一方向交叉的第二方向上延伸的第二线状图案，来形成所述上部电极和所述存储层。

在第四步骤(D)中，在所述第三步骤之后，将所述下部电极材料膜成形为所述第二线状图案，以在所述第一线状图案与所述第二线状图案的交叉区域处形成平面形状为四边形的所述下部电极。

除诸如正方形、矩形、菱形及平行四边形等具有四个直线侧边的四边形以外，所述四边形还可包括至少一条曲线侧边。

本发明的另一实施例提供了一种存储器件，所述存储器件包括：下部电极，其平面形状为四边形；存储层，其设置在所述下部电极上，使得从所述四边形的两条相对边延伸出的两条线作为轮廓线，所述存储层的电阻值由于电压施加而可逆地变化，以及上部电极，其设置在所述存储层上，且与所述存储层具有相同形状。

本发明的又一实施例提供了一种包括多个上述存储器件的存储装置。

在本实施例的存储器件中，存储层设置在平面形状为四边形的下部电极上，使得从四边形的两条相对边延伸出的两条线作为轮廓线，上部电极设置在存储层上，并与存储层具有相同形状。因此，存储层与下部电极的整个上表面接触，从而改善了元件特性。于是，当通过集成多个存储器件来形成存储装置时，下部电极与存储层之间接触面积的变化大大减小，从而能够获得一致的特性。

在本发明实施例的制造方法中，下部电极材料膜成形为在第一方向上延伸的第一线状图案，然后在下部电极材料膜上依次形成存储层材料膜和上部电极材料膜，并且上部电极材料膜和存储层材料膜成形为在与第一方向交叉的第二方向上延伸的第二线状图案，由此形成上部电极和存储层。然后，通过将下部电极材料膜成形为第二线状图案，使得在第一线状图案与第二线状图案的交叉区域处形成平面形状为四边形的下部电极。因此，能够大大减小存储层和上部电极相对下部电极的未对准，且能够抑制下部电极与存储层之间接触面积的变化，从而获得一致的元件特性。

在本发明实施例的存储器件中，存储层设置在平面形状为四边形的下部电极上，使得从四边形的两条相对边延伸出的两条线作为轮廓线，上部电极设置在存储层上，且与存储层具有相同的形状。因此，存储层与下部电极的整个上表面接触，从而改善了元件特性。因此，当通过集成多个存储器件来形成存储装置时，能够获得一致的元件特性。

附图说明

图1是按照过程顺序表示本发明第一实施例的存储装置的制造方法的立体图；

图2是表示图1的后续过程的立体图；

图3是表示图2的后续过程的立体图；