[发明专利]确定1位错误的位置、校正1位错误及解码的设备和方法

说明书

技术领域

根据本发明的实施例涉及二进制数字信号的纠错和错误识别的领域，并且尤其是涉及一种用于确定编码位序列中的1位错误的位置的设备和方法、一种用于修正编码位序列中的1位错误的设备和方法以及一种用于对有错误的编码位序列进行解码的解码器和方法。

背景技术

由于电子电路和存储器的高集成度，所以错误的频率增加。由此越来越需要例如在使用进行错误修正的代码的情况下修正有错误的数字信号并且将这些有错误的数字信号识别为有错误的。

这尤其是也涉及被写入存储器中并且又被读取的信号。

尤其是，具有用于1位错误的纠错、用于识别2位错误和3位错误的有利特性的代码是有利的。通过这些代码来修正相对频繁的1位错误，并且识别较不频繁出现的2位错误和3位错误。

修正1位错误的、其中在大多数情况下可靠地或者很可能（mit Wahrscheinlichkeit）识别2位错误和3位错误的公知代码是Vasil’ev代码，该Vasil’ev代码是具有非线性校验等式的非线性代码。

该Vasil’ev代码被结构化，使得该Vasil’ev代码包括内部代码，给该内部代码添加至少一个附加的校验位，用于形成外部代码，其中附加的位通过内部代码的位的非线性函数来确定。

内部代码在此例如具有如下特性：存在1位错误对，所述1位错误对不能通过内部代码被区别。接着，在解码内部代码时不能识别存在这种对的两个可能的1位错误中的哪个1位错误。在这样的对的两个可能的1位错误之间，接着可以在使用通过非线性函数由内部代码的位来确定的附加的位的情况下进行区别。

也可以添加另一校验位、即关于内部代码的n位的奇偶（Paritaet）和附加的非线性伴随式位（Syndrombit）。

奇偶校验位用于改进的错误识别和区别不同的错误类型，如例如对于汉明码是公知的那样。

然而，1位错误的纠错是费事的。

这样例如使用了多级纠错方法，该多级纠错方法首先执行尝试性地对可能的错误对的位位置（Bitposition）的纠错。紧接着检查该对的正确的位位置是否已被修正。在有错误的校正的情况下，取消已进行的校正。此后，可替换的位位置被修正。该方法是费事的。

发明内容

本发明的任务是提出了一种改进的方案，用于确定编码位序列中的1位错误的位置、用于校正编码位序列中的1位错误和/或用于对有错误的编码位序列进行解码，该方案使得能够减小处理时间和/或降低硬件开销。

该任务通过根据权利要求1、24、26、27或28所述的设备、根据权利要求33所述的方法或者根据权利要求34所述的计算机程序来解决。

根据本发明的一个实施例提出了一种用于确定通过内部代码和外部非线性代码来编码的位序列中的1位错误的位置的设备，该用于确定通过内部代码和外部非线性代码来编码的位序列中的1位错误的位置的设备包括内部代码的错误位置确定器、外部代码的错误伴随式确定器、导数确定器和总错误位置确定器。内部代码的错误位置确定器被设计来以便基于内部代码确定编码位序列中的位错误的至少一个可能的错误位置。外部代码的错误伴随式确定器被设计来以便基于编码位序列的位的非线性函数确定外部代码的非线性伴随式位的值。此外，导数确定器被设计来以便针对位错误的至少一个所确定的可能的错误位置而基于对编码位序列中的所确定的可能的错误位置的位的非线性函数导数来确定导数位的值。此外，总错误位置确定器被设计来以便：当内部代码的错误位置确定器确定位错误的多于一个的可能的错误位置时，基于非线性伴随式位和至少一个导数位来确定位错误的错误位置；或者该总错误位置确定器被设计来以便：当内部代码的错误位置确定器确定编码位序列中的位错误的仅仅一个可能的错误位置时，基于非线性伴随式位和基于所确定的可能的错误位置的导数位将位错位识别为1位错误，并且与多位错误相区别，而且由此将所确定的可能的错误位置识别为1位错误的错误位置。

根据本发明的实施例基于如下核心思想：基于对编码位序列的相应位的非线性函数导数来确定1位错误的精确的错误位置和/或1位错误与多位错误的区别。为此，非线性函数例如可以被选择为使得非线性函数导数在对同一位错误的不同的所确定的可能的错误位置的位进行求导时的结果是不同的值。由此，例如当基于线性校验位的分析在编码位序列中可能有多个错误位置时，不需要迭代方法来确定1位错误的精确的错误位置。由此可以明显减小用于确定1位错误的位置的处理时间和/或硬件开销。