[发明专利]总线监控与调试控制装置及进行总线监控与总线调试的方法

说明书

技术领域

本发明涉及一种控制装置，特别是涉及一种总线监控与调试控制装置。还涉及利 用这种总线监控与调试控制装置进行总线监控与总线调试的方法。

背景技术

随着嵌入式系统芯片的普及和芯片上集成的功能部件越来越多，嵌入式系统规模 及复杂度越来越高，这无疑增加了硬件系统的调试以及软件开发人员调试软件的难度， 系统可监控与可调试问题凸显。一些嵌入式系统，例如控制汽车发动机或者控制卫星 的系统，需要一定的容错能力，这就需要调试系统能快速而方便灵活的向系统中注入 错误。另外，不同的嵌入式系统由于使用不同的处理器核心，这些处理器的状态信号 以及数据地址宽度可能不同，为了使设计的测试装置可重用，需要可灵活配置的接口。

文献“公开号是US6189140B1的美国专利”公开了一种对处理器和嵌入式系统进 行调试的装置。该装置是较为典型的应用开发程序员对处理器进行调试的装置，具有 JTAG调试接口，TAP控制器，以及边界扫描寄存器等。调试时可以通过JTAG接口串 行的输入信息到边界扫描寄存器中，然后将这些信息加载到芯片的管脚上，这样就可 以控制处理器或嵌入式系统芯片的输入信息。该装置缺乏实时的监控及调试能力，当 要对系统进行调试时，需要将处理器正常的工作停止，无法满足一些特殊的嵌入式应 用场合，如调试控制汽车发动机的嵌入式系统。

文献“公开号是US6769076B1的美国专利”公开了一种实时的处理器调试系统。 该装置在嵌入式系统的核心处理器与Cache之间添加了虚拟地址总线和虚拟数据总 线，然后通过选通逻辑将更新的数据和更新的地址信号送到电路的调试接口；并且核 心处理器可以向调试接口提供处理器的状态信号。虽然该装置构成简单，并且由于可 以在开通Cache的情况下测试核心处理器的运行状态，测量更为准确。但是在测试现 有的嵌入式系统SoC芯片时，由于核心处理器与相应存储及外设通常集成在一块芯片 中，无法在核心处理器与Cache之间增加硬件逻辑，所以该方法并不适用。另外，该 装置仅仅有监控功能，缺乏对处理器及嵌入式系统进行调试的能力。

文献“公开号是CN95120196.4的中国专利”公开了一种微处理器的调试装置。该装 置将调试模块和一个处理器内核做到一个微处理器中，处理器内核执行用户程序并执 行用于调试的目标系统的监控程序，调试模块作为一个调试工具的接口，可以使处理 器内核执行存放在调试工具中的监控程序。虽然该装置可以通过处理器内核修改存储 器中的数据，实现类似错误注入的功能，但是由于处理器只有从执行用户程序切换到 执行监控程序时才可以检测系统运行情况，缺乏对实时监控处理器运行情况的支持。 另外，虽然该设计考虑需要减少芯片管脚数量，但是增加的调试接口无疑还是增加了 少量的芯片管脚数量。

发明内容

为了克服现有的装置对总线监控与调试实时性差的不足，本发明提供一种总线监 控与调试控制装置，通过数据采集模块实时监控系统总线，将核心处理器对预先设定 的关键存储单元或外设接口的读写动作进行记录，以供进行分析，从而完成实时监控； 通过端点及调试控制模块实时地将核心处理器对存储器数据区的读写和取指令的地址 信息与预设的断点信息作比较，如果匹配，则接管系统总线，并通过可配置接口以及 时序控制模块模拟总线操作，对系统进行调试或向系统快速注入错误。

本发明还提供利用这种总线监控与调试控制装置进行总线监控的方法。

本发明还提供利用这种总线监控与调试控制装置进行总线调试的方法。

本发明解决其技术问题所采用的技术方案是：一种总线监控与调试控制装置， 包括锁相环PLL、串行数据接收器以及串行数据发送器，锁相环PLL生成总线监控和 调试控制模块所需的系统工作时钟，串行数据接收器将上位机传送的数据进行串并转 换，按照约定的格式发送给工作模式控制模块，串行数据发送器将需要回送给上位机 的数据发送到LVDS上，其特点是还包括：

一个根据各个模块的工作时钟与系统工作时钟CLK之间的倍数以及相位关系产 生各个模块工作时钟的时钟控制模块。