[发明专利]静电放电保护电路和静电放电保护方法

说明书

技术领域

本发明一般地涉及半导体集成电路(IC)，特别涉及IC中的静电放电(ESD)保护电路和静电放电保护方法。

背景技术

随着半导体器件的几何尺寸不断减小，它们变得很容易被静电损坏。因此，对IC芯片的ESD保护变得越来越重要。

图1示出了现有技术中常见的一种ESD保护电路100。在图1中，具有较大宽长比的NMOS晶体管110连接在电源(V_CC)和地(V_SS)之间，作为静电放电通道，用于释放瞬时的ESD电流并对芯片中工作电路的电压进行箝位。串联的电阻器120和电容器130构成RC鉴频电路，用于检测电源和地之间的ESD事件的发生。级联的三个反相器140、150和160构成反相器链，其转换电阻器120和电容器130之间的节点N1的电压，以驱动NMOS晶体管110的栅极。当发生ESD事件(出现ESD脉冲)时，由于ESD脉冲的上升时间很短(例如，10ns左右)，其高频特性使得RC鉴频电路被激活，节点N1的电压为低，通过反相器链使得晶体管110的栅极电压为高，从而晶体管110导通，释放ESD电流。在芯片正常运行期间，RC鉴频电路不被激活，节点N1的电压为高，通过反相器链使得晶体管110的栅极电压为低，从而晶体管110关断。同样，当芯片加电时，由于电压上升较慢，RC鉴频电路不被激活，从而使得晶体管110关断。这样，图1的电路100可以实现对芯片的ESD保护。

在实际中实现图1的电路时，为了保证晶体管110的寿命和安全，晶体管110的安全工作电压V_SW应当大于或等于芯片的电源电压V_CC。这里，晶体管的安全工作电压V_SW指的是，晶体管能够长期稳定工作所承受的最大电压。这是晶体管自身的属性。换言之，当施加在晶体管的栅极、源极、漏极中任意二者之间的电压超过该晶体管的安全工作电压时，该晶体管将无法长期稳定地工作。例如，作为I/O器件的晶体管的V_SW可以是1.8V、3.3V、5V等等。然而，当电源电压V_CC较大(例如，V_CC＝5V)时，满足相应的V_SW要求的晶体管110(例如，V_SW为5V的晶体管)的电流性能往往较差，即，晶体管的单位面积的沟道能够提供的电流较小。这时，为了提供足够的ESD电流，晶体管110必须具有很大的面积，导致芯片面积太大，这是不希望的。

发明内容

为此，发明人提供了一种新的ESD保护的技术方案，以节省芯片面积，同时仍能提供足够的ESD电流，从而解决现有技术中的上述问题。

根据本发明的第一方面，提供了一种静电放电(ESD)保护电路，包括：静电放电单元，包括第一晶体管和第二晶体管，第一晶体管和第二晶体管串联连接在第一电位和第二电位之间以形成静电放电通道，其中，第一电位低于第二电位，第一晶体管和第二晶体管均为NMOS晶体管，第一晶体管的源极连接到第一电位，第二晶体管的漏极连接到第二电位；ESD事件检测单元；第一驱动单元，连接在ESD事件检测单元的输出端和第一晶体管的栅极之间，在ESD事件期间，第一驱动单元使第一晶体管导通，而在未发生ESD事件的期间，第一驱动单元使第一晶体管关断；第二驱动单元，连接在ESD事件检测单元的输出端和第二晶体管的栅极之间，在ESD事件期间，第二驱动单元使第二晶体管导通，而在未发生ESD事件的期间，第二驱动单元使第二晶体管关断。

可选地，第一晶体管和第二晶体管的安全工作电压都小于第二电位与第一电位的电压差。

可选地，当第二晶体管关断时，第二电位与第二晶体管的栅极电压之差小于或等于第二晶体管的安全工作电压。

可选地，第二驱动单元包括：压控开关单元，连接在第二电位和第二晶体管的栅极之间，其控制端连接到ESD事件检测单元的输出端，其中该压控开关单元在ESD事件期间导通，而在未发生ESD事件的期间关断；第一分压单元，第一分压单元的第一端连接到第二晶体管的栅极，第二端连接到第一电位；以及第二分压单元，第二分压单元的第一端连接到第二电位，第二端连接到第二晶体管的栅极。

可选地，在未发生ESD事件的期间，第一分压单元具有第一等效电阻，第二分压单元具有第二等效电阻，第一等效电阻和第二等效电阻被选择为使得在未发生ESD事件的期间，第二电位与第二晶体管的栅极电压之差小于或等于第二晶体管的安全工作电压。

可选地，第一等效电阻与第二等效电阻之和大于5MΩ。