[发明专利]用于暂停处理器中执行过程的方法和装置

说明书

技术领域

本发明涉及用于暂停在处理器等中执行过程的方法和装置。更具体而言，本发明的实施方案涉及控制暂停多个线程中的一个的执行过程，以便将优先权给另一个线程或省电。

背景技术

如本领域所公知的，处理器包括许多子模块，每一子模块适用于执行特定任务。在公知处理器中，这些子模块包括如下：指令高速缓冲存储器，取指令单元用于从指令高速缓冲存储器中取适当指令；译码逻辑，将指令译码成最后或中间格式；微操作逻辑，将中间指令转换成用于执行的最后格式；以及执行单元，执行最后格式指令(在一些例子中来自译码逻辑，而在另外的例子中来自微操作逻辑)。

在时钟的操作下，处理器系统的执行单元执行提交给它的连续指令。如本领域所公知的，指令可提供给执行单元，该执行单元对处理器系统来说不产生重大的工作作用。例如，在X86处理器系统中，NOP(空操作)指令使执行单元不对“指令周期”采取行动。在此所使用的指令周期是处理器所需要的用于执行指令的设定的处理器时钟周期数。实际效果是，NOP指令处理器阻塞一个指令周期。

NOP指令的局限在于它使处理器阻塞一个设定的时间单位。因此，使用一个或多个NOP指令，处理器仅能被阻塞等于总的许多指令周期的一段时间。

NOP指令的另一个局限是处理器的执行单元不能进行任何其他指令执行。例如，由执行单元要执行的指令可被细分为两个或多个“线程”。每一线程是用来实现指定任务的一组指令。因此，如果其中一个线程包括NOP指令，该指令由执行单元执行并且阻塞整个处理器(即在NOP指令执行期间不能完成其他线程的执行)。

由上可知，需要一种避免这些局限的暂停处理器执行的改进的方法和装置。

发明内容

根据本发明的实施方案，一种暂停执行线程中指令的方法被提出。首先，确定用于第一线程的下一指令是否是第一种类型的指令。如果是，要执行的第一线程的指令将不被处理而要执行的来自第二线程的指令能被处理。

附图说明

图1是采用本发明附加实施方案处理器中一部分的方框图。

图2是根据本发明附加实施方案，表示实施方案方法的流程图。

图3是采用本发明附加实施方案的处理器的一部分的方框图。

图4是根据本发明附加实施方案，表示附加实施方案方法的流程图。

具体实施方式

参考图1，示出了采用本发明的实施方案的处理器系统10中一部分的例子。在该实施方案中，处理器是多线程处理器，其中执行理论上被细分为两个或多个逻辑处理器。在此，术语“线程”指的是指令码序列。

例如，在电视电话应用中，处理器可被要求执行代码来处理视频图像数据以及音频数据。可以是分开的代码序列，其执行被指定来逐个处理这些数据类型。因此，第一线程可包括用于视频图像数据处理的指令而第二线程可用于音频数据处理的指令。在该例中，有一个单独的执行单元(无次序的执行单元31)，一次可执行一个指令。然而，处理器系统10可被视为两个逻辑处理器，第一逻辑处理器执行来自第一线程(线程0)的指令以及第二逻辑处理器执行来自第二线程(线程1)的指令。

在本处理器系统10的实施方案中，指令由取指令单元11抽取并提供给队列13并被存储为线程0队列或线程1队列的一部分。本领域的技术人员能理解在处理器系统10中，使用的队列可被用来存储多于两个线程。来自两个线程的指令被提供给复用器(MUX)15，以及控制逻辑17用来控制是线程0还是线程1的指令被提供给译码单元21。译码单元21可将指令转换成两个或多个微指令并将该指令提供给队列23。队列23的输出被提供给MUX，基于控制逻辑26的操作，MUX将来自线程0或线程1的指令提供给重命名/分配单元27。重命名/分配单元27依次将指令提供给队列28。基于进度控制逻辑30的操作，MUX29在线程0队列和线程1队列间选择。而进度控制逻辑30也接收与MUX29相同的输入。MUX29的输出被提供给执行指令的执行单元31。然后指令被放在队列33中。队列33的输出被提供给MUX34。基于控制逻辑35的操作，MUX34将来自线程0和线程1的指令发送给退役(retire)单元36。