[发明专利]一种带反馈电路的高压稳压电路

说明书

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种带电流补偿的高压稳压电路。

背景技术

目前，使用的高压稳压电路通常有两种解决方案，一种是使用高压PMOS和高压NMOS做的电压调整电路，但是由于高压器件的使用会明显增加制作成本；

另一种是使用通用的电压嵌位电路，其缺点是驱动能力有限，并且驱动能力增大的同时功耗会迅速增大。所以，需要一种结构简单，驱动能力大，低功耗的高压稳压结构。

发明内容

本发明要解决的技术问题是提供一种结构简单的高压稳压电路，应用于半导体集成电路制造领域，能降低稳压电路功耗，提高稳压电路驱动能力。

为解决上述技术问题，本发明的高压稳定电路，包括：

一外部电源VDD连接电阻R1的一端和高压NMOS管M4的漏极，电阻R1的另一端连接PMOS管M1的源极；

PMOS管M1的栅极连接其漏极，其漏极连接NMOS管M2的漏极，其衬底连接其源极；

NMOS管M2的栅极连接其漏极，其源极连接NMOS管M3的漏极，其衬底连接地；

NMOS管M3的栅极连接其漏极，其源极连接双极结型晶体管D1的发射极，其衬底连接地；

高压NMOS管M4其栅极连接NMOS管M1的源极和电阻R2的一端，其源极连接内部电源，其衬底连接地；

电阻R2的另一端连接NMOS管M5的栅极和电阻R3的一端，电阻R3的另一端连接地；

NMOS管M5其漏极连接NMOS管M1的源极，其源极连接双极结型晶体管D2的发射极，其衬底连接地；

双极结型晶体管D1和双极结型晶体管D2其各自的基极连接其各自的集电极后连接地。

所述电阻R1的阻值范围为20K至50K。

所述外部电源VDD的电压范围为VDD≤28V。

外部电源VDD输入的电压，通过电阻R1、PMOS管M1、NMOS管M2、NMOS管M3和双极结型晶体管D1的共同作用，产生电压VCLAMP，通过选取阻值在20k到50k之间的电阻R1能降低稳压电路的功耗。

定义电源流过电阻R1的电流为I0，流过PMOS管M1、NMOS管M2、NMOS管M3和双极结型晶体管D1到地的电流为I1，流经NMOS管M5、双极结型晶体管D2到地的电流为I2。I0＝I1+I2。当VDD变化时，I2与I0同时增大或者同时变小，通过I2的补偿作用，使得I1不随VDD的变化而变化，这样VCLAMP能维持电压不变。

其中，双极结型晶体管D2可以使用其它的负载所替代，比如二极管、电阻或NMOS管。

本发明的高压稳压电路，应用于半导体集成电路制造领域，能降低稳压电路功耗，提高稳压电路驱动能力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明一实施例的电路结构示意图

图2是VCLAMP-VDD特性曲线，显示Vsp＝5V时，VCLAMP-VDD的特性曲线关系。

附图标记说明

VDD 是外部电源

VOUT 是内部电源

R1、R2、R3 是电阻

M1 是PMOS管

M2、M3、M5 是NMOS管

M4 是高压NMOS管

D1、D2 是双极结型晶体管。

具体实施方式

如图1所示，本发明的一实施例，包括：

一外部电源VDD连接电阻R1的一端和高压NMOS管M4的漏极，电阻R1的另一端连接PMOS管M1的源极；

PMOS管M1的栅极连接其漏极，其漏极连接NMOS管M2的漏极，其衬底连接其源极；

NMOS管M2的栅极连接其漏极，其源极连接NMOS管M3的漏极，其衬底连接地；

NMOS管M3的栅极连接其漏极，其源极连接双极结型晶体管D1的发射极，其衬底连接地；

高压NMOS管M4其栅极连接NMOS管M1的源极和电阻R2的一端，其源极连接内部电源，其衬底连接地；

电阻R2的另一端连接NMOS管M5的栅极和电阻R3的一端，电阻R3的另一端连接地；

NMOS管M5其漏极连接NMOS管M1的源极，其源极连接双极结型晶体管D2的发射极，其衬底连接地；

双极结型晶体管D1和双极结型晶体管D2其各自的基极连接其各自的集电极后连接地。