[发明专利]采样频率转换器

说明书

技术领域

本发明涉及一种适用于数字音频装置的采样频率转换器。

背景技术

作为这种采样频率转换器，已知一种转换器，其将采样频率转换后的数据通过FIFO(先入先出缓冲器)提供至后一级装置；还有一种已知的转换器，其从前一级装置获得采样频率转换前的数据。图7是例示了前一种采样频率转换器的构造示例的框图，图8是例示了后一种采样频率转换器的构造示例的框图。

在图7所示的采样频率转换器中，插值器101是用于存储从前一级装置顺次接收的数据的电路，当生成了写入请求信号时，插值器101根据直到该时刻而最新存储的指定数量的数据执行插值，以计算对应于生成写入请求信号的该时刻的数据，并将插值结果数据提供至FIFO 102。FIFO 102是用于存储根据写入请求信号从插值器101新输入的数据的缓冲器，其根据来自后一级装置的读取请求信号从最早的数据开始顺次读取并输出所存储的数据。控制单元103是以对应于频率控制信息的时间率(time rate)生成写入请求信号的电路；控制单元103控制插值器101执行插值，并且控制FIFO 102存储从插值器101输出的数据。

控制单元103还监控有效数据的数量，即从插值器101接收并且存储在FIFO 102中并且尚未输出至后一级装置的未读取数据的数量；控制单元103还基于此有效数据的数量对频率控制信息执行校正。具体来说，当把数据写入FIFO 102的速度变得大于从FIFO 102读取数据的速度，并且有效数据的数量增大至大于指定基准值时，控制单元103生成如图9所示的负校正值以减小频率控制信息，并降低写入FIFO 102的速度。另一方面，当把数据写入FIFO 102的速度变得小于从FIFO 102读取数据的速度，并且有效数据的数量减少至小于指定基准值时，控制单元103生成如图9所示的正校正值以增大频率控制信息，并增大写入FIFO 102的速度。在图7所示的采样频率转换器中，使用这种令写入速度跟随读取速度的控制来转换采样频率。例如在专利文献1中公开了这种类型的采样频率转换器。

在图8所示的采样频率转换器中，FIFO 104根据写入请求信号存储从前一级装置新输入的数据，并且根据读取请求信号，从最早数据开始顺次读取所存储的数据，并将其输出至插值器105。当生成了读取请求信号时，插值器105获得并存储从FIFO 104输出的数据，并且根据直到该时刻而最新存储的指定数量的数据执行插值，以计算对应于生成读取请求信号的该时刻的数据，然后将插值结果数据输出至下一级装置。控制单元106以对应于频率控制信息的时间率生成读取请求信号；控制单元106控制数据从FIFO 104输出至插值器105，并控制插值器105执行插值。

控制单元106还监控有效数据的数量，即从前一级装置接收并且存储在FIFO 104中并且尚未输出至后一级装置的未读取数据的数量；控制单元106还基于此有效数据的数量对频率控制信息执行校正。此外，如后文将详细说明的，当从FIFO 104读取数据的速度变得小于将数据写入FIFO 104的速度，并且有效数据的数量增大至大于指定的基准值时，则控制单元106生成正校正值以增大频率控制信息，并增大从FIFO 104读取数据的速度。另一方面，当从FIFO 104读取数据的速度变得大于将数据写入FIFO 104的速度，并且有效数据的数量减小至小于指定的基准值时，控制单元106生成负校正值以减小频率控制信息，并减小从FIFO 104读取数据的速度。在图8所示的采样频率转换器中，使用这种令读取速度跟随写入速度的控制来转换采样频率。例如在专利文献2中公开了这种类型的采样频率转换器。

[专利文献1]日本专利申请公开No.2006-279106

[专利文献2]日本专利申请公开No.2006-238044