[发明专利]DC-DC 转换器

说明书

本申请基于2011年1月11日向日本特许厅提交的2011-003042号专利申请并要求其优先权，通过援引包含其全部内容。

技术领域

本发明涉及一种DC-DC转换器。

背景技术

使高端开关和低端开关交替进行接通、断开来驱动电感器的同步整流方式的DC-DC转换器，作为高效率的电源被使用。

同步整流方式由于在低端侧也进行开关动作，所以在电流较小时，存在电感器的电流逆向流过低端开关而使电力效率下降的情况。

发明内容

本发明的实施方式提供一种电力效率良好的DC-DC转换器。

根据实施方式，提供一种DC-DC转换器，具备高端开关、与所述高端开关串联连接的低端开关、高端控制电路、以及低端控制电路。所述高端控制电路控制所述高端开关。所述低端控制电路具有检测所述低端开关的电流的第一检测电路、及偏移消除电路。所述偏移消除电路将所述低端开关断开时的所述第一检测电路的输出作为偏移电压保持，在所述低端开关接通时，输出从所述第一检测电路的输出中减去所述偏移电压后的值。所述低端控制电路对所述偏移消除电路的输出电压和成为基准的电压进行比较，来将所述低端开关断开。

根据本发明的实施方式，能够提供电力效率良好的DC-DC转换器。

附图说明

图1是示例第一实施方式的DC-DC转换器的结构的电路图。

图2是DC-DC转换器的主要信号的时序图，(a)表示时钟信号CLK，(b)表示高端开关的电流IQ1，(c)表示低端开关的电流IQ2，(d)表示第二比较电路的输出信号PWM，(e)表示偏移消除电路的输出信号DET，(f)表示高端控制信号VH，(g)表示低端控制信号VL。

具体实施方式

下面，参照附图详细说明本发明的实施方式。另外，在本申请说明书及附图中，对与已经说明过的图中的要素相同的要素赋予同一附图标记，并适当省略详细说明。

(第一实施方式)

图1是示出第一实施方式的DC-DC转换器的结构的电路图。

DC-DC转换器1具备高端开关Q1、与高端开关Q1串联连接的低端开关Q2、控制高端开关Q1的高端控制电路6、控制低端开关Q2的低端控制电路7等。DC-DC转换器1输出将电源电压VIN降压后的输出电压VOUT。

在电源线2与驱动线3之间连接有高端开关Q1。在驱动线3与接地线4之间连接有低端开关Q2。低端开关Q2与高端开关Q1串联连接。

另外，在图1中，高端开关Q1由P沟道式MOSFET(下面称为PMOS)构成。并且，低端开关Q2由N沟道式MOSFET(下面称为NMOS)构成。但是，高端开关Q1也可以由NMOS构成。并且，高端开关Q1和低端开关Q2还能够使用IGBT、BJT等。

电感器L1的一端经由驱动线3与高端开关Q1及低端开关Q2连接。电感器L1的另一端与输出线5连接。在输出线5与接地线4之间分别连接有反馈电阻R1、R2、平滑电容器C1。

电感器L1经由驱动线3被高端开关Q1驱动，向输出线5生成输出电压VOUT。输出电压VOUT被平滑电容器C1平滑化。此外，通过反馈电阻R1、R2，由输出电压VOUT生成电压VFB。电压VFB被反馈给高端控制电路6。

另外，在图1中，将利用反馈电阻R1、R2将输出电压VOUT分压而得到的电压VFB反馈给高端控制电路6。但是，也可以将输出电压VOUT作为电压VFB反馈给高端控制电路6。

高端开关Q1通过从高端控制电路6输出的高端控制信号VH，被控制成接通或断开。由于高端开关Q1由PMOS构成，所以高端控制信号VH的逻辑为负逻辑。当高端控制信号VH为低电平时，高端开关Q1接通，为高电平时，高端开关Q1断开。

低端开关Q2通过从低端控制电路7输出的低端控制信号VL，被控制成接通或断开。由于低端开关Q2由NMOS构成，所以低端控制信号VL的逻辑为正逻辑。当低端控制信号VL为低电平时，低端开关Q2断开，为高电平时，低端开关Q2接通。

高端控制电路6控制高端开关Q1接通或断开，使得根据输出电压VOUT反馈的电压VFB与作为基准的电压VREF相等。

高端控制电路6对电压VFB与电压VREF的误差和高端开关Q1的电流IQ1进行比较，控制高端开关Q1接通或断开。