[发明专利]可重构二值运算器、可重构二值图像处理系统及其实现基本形态学算法的方法

说明书

技术领域

本发明涉及二值图像处理技术领域，尤其涉及一种用于二值图像处理的可重构二值运算器、根据该可重构二值运算器构建的可重构二值图像处理系统及其实现基本形态学算法的方法。 

背景技术

二值图像在图像处理、模式识别、机器视觉、导航等领域被用来进行形状分析、特征识别、骨架化等各种应用。特别的，数学形态学发展至今，为二值图像处理提供了快速算法和完整的理论体系。这样，基于二值图像的视觉算法和图像处理方法简单、易实现，而且计算速度快，非常适合于嵌入式系统的使用。 

当前已有的用于二值图像处理的嵌入式硬件系统主要有以下两类：一种是为某一算法设计的ASIC。另一种是使用有一定通用性的可重构运算阵列实现。这两类电路都有其不可避免的缺陷。ASIC设计的电路其灵活性和可扩展性非常差。第二类电路，其阵列结构和运算方式决定了这种结构进行图像处理时，效率低、速度慢，很难对大分辨率的视频信号进行实时处理；而且这种结构的控制非常复杂，不利于被广泛使用。 

经过以上分析，可以看出目前的技术在对大分辨率二值图像进行处理时，不能同时满足性能和灵活性的要求。这就需要一个在进行二值图像处理中具有可重构特性的能够对图像进行实时处理的二值图像处理器。 

发明内容

本发明的目的在于提供一种用于二值图像处理的可重构的二值运算器，能够灵活的实现多种二值图像操作，而且结构简单规则，处理速度快，能够 对大分辨率的二值图像进行实时处理。 

为了达到上述目的，本发明采用以下技术方案予以实现： 

一种用于二值图像处理的可重构二值运算器，包括第一总线接口、第二总线接口、与第一总线接口连接的输入控制模块、与第一总线接口连接的输出控制模块、将输入控制模块与输出控制模块连接的可重构二值运算模块、与第二总线接口连接的配置寄存器组、及与配置寄存器组连接的运算控制模块，该运算控制模块与可重构二值运算模块连接；其中输入控制模块确定输入二值图像的源；可重构二值运算模块完成二值图像运算；运算控制模块读取配置寄存器组中的配置信息，对可重构二值运算模块进行配置，控制其运算过程和输入、输出，并在运算中或结束时发送中断请求完成与外部系统的交互；输出控制模块选择数据输出通道同时完成计算结果的数据转换；第一总线接口及第二总线接口完成可重构二值运算器与外部的数据交换； 

所述可重构二值运算模块包括串并转换单元和若干个串联的二值运算单元，该串并转换单元和所述的若干个串联的二值运算单元串联； 

所述若干个串联的二值运算单元各包括第一基本二值运算单元、第二基本二值运算单元、与第一基本二值运算单元连接的第一多路选择器和第三多路选择器、与第二基本二值运算单元连接的第二多路选择器和第四多路选择器、及分别与第一多路选择器、第二多路选择器、第三多路选择器和第三多路选择器连接的集合运算单元；其中第一基本二值运算单元的输出由第一多路选择器控制输入集合运算单元；第二基本二值运算单元的输出由第二多路选择器控制输入集合运算单元；集合运算单元完成并、交、补、差、求和运算；第三多路选择器和第四多路选择器用于选择二值运算单元的输出； 

所述基本二值运算单元包括第一行存、第二行存、与第一行存连接的第五多路选择器、与第二行存连接的第六多路选择器、与第五多路选择器和第六多路选择器连接的若干组二值逻辑运算单元、与若干组二值逻辑运算单元 连接的规约运算单元和中值滤波单元；其中第一行存和第二行存用来保存二值图像数据；第五多路选择器和第六多路选择器选择逻辑运算单元的输入；所述若干组二值逻辑运算单元各包括a路寄存器、b路寄存器和二值逻辑运算单元，所述第五多路选择器与每组二值逻辑运算单元的a路寄存器连接形成基本运算单元的a路；所述第六多路选择器与每组二值逻辑运算单元的b路寄存器连接形成基本运算单元的b路，所述二值逻辑运算单元完成逻辑运算，包括直通、与、或、非、与非、或非、异或和同或，其运算结果可以进行规约运算、中值滤波或直通输出；规约运算单元完成包括直通运算、规约与运算、规约与非运算、规约或运算、规约或非运算、规约异或运算、或规约异或非运算；中值滤波单元完成二值图像的中值滤波，通过对输入数据的控制，经过不同的二值逻辑和规约运算，可以同时完成各种bit级数学和图像的逻辑操作。 

一种根据上述的可重构二值运算器构建的可重构二值图像处理系统，其包括第一总线、第二总线、连接在第一总线上的第一存储器、连接在第二总线上的CPU、连接在第二总线上的第二存储器、连接第一总线和第二总线的桥接电路、及分别与CPU、第一总线和第二总线连接的可重构二值运算器。