[发明专利]一种灵敏放大器的预充电控制电路及方法

说明书

技术领域

本发明涉及存储器领域，具体涉及一种预充电控制电路及方法。

背景技术

随着科技的发展，Flash存储器及SRAM等嵌入式半导体存储器的地位越来越重要，而在嵌入式存储器的外围电路中，灵敏放大器阵列的设计直接制约着存储器的存取时间。所述灵敏放大器阵列包括多个灵敏放大器(约2ⁿ个完全相同的灵敏放大器，n为正整数)，可以同时对多个存储单元进行读操作，在每次读操作期间，一个灵敏放大器只能通过行译码和列译码电路选择存储器中一个存储单元，在进行下次读操作时，可以根据算法更换另一个存储单元。

一种现有的灵敏放大器如图1所示，使能信号SAEN接入与非门I0的输入端A，该与非门I0的输出端Y分别连接N型MOS管N0和N1的栅极；N型MOS管N0的漏极连接P型MOS管P0的漏极，N型MOS管N1的漏极连接P型MOS管P2的漏极，以及反相器I1的输入端；N型MOS管N0和N1的源极的连接点为节点SENSEBL，该节点SENSEBL还连接到N型MOS管N的漏极、以及与非门I0的输入端B。

反相器I1的输出端输出的为该灵敏放大器的输出信号SAOUT。

P型MOS管P0和P2的源极共同连接一高电平；P型MOS管P0的栅极连接预充电脉冲PREC的反相信号P型MOS管P2的栅极连接参考电压VREF。

N型MOS管N的栅极连接灵敏放大器阵列的使能信号SAEN的反相信号SAENb，源极接地。

N型MOS管N2与多个N型MOS管N3至Ncell依次相连，其中除了N型MOS管Ncell的栅极连接读信号WL以外，其它均连接存储器中的列译码电路输出的电压信号；除了N型MOS管Ncell的源极接地以外，其它依次相连的N型MOS管的源极连接相连的N型MOS管的漏极；比如N型MOS管N2的源极连接N型MOS管N3的漏极，以此类推。N型MOS管N2的漏极直接或通过其它开关管连接至所述节点SENSEBL；N型MOS管Ncell的漏极为节点BL，该节点BL也就是存储器的位线；其它依次相连的N型MOS管之间的连接点中的某一个为节点GBL，该节点GBL连接至存储单元。

在使能信号SAEN为低电平时，图1所示的灵敏放大器并不工作，节点SENSEBL的初始电压为0；当使能信号SAEN为高电平时，预充电脉冲PREC也为高电平，该预充电脉冲的反相信号为低电平，P型MOS管P0开启，并通过N型MOS管N0对节点SENSEBL、GBL和BL进行充电。与非门I0和N型MOS管N0、N1构成了负反馈电路，可以确保SENSEBL、GBL、BL电压不被充至过高。反相器I1是输出反相器，它检测P型MOS管P2和N型MOS管N1的共漏节点，最后输出存储器单元的默认存储状态逻辑值：擦除单元为“1”，编程单元为“0”。

一般的灵敏放大器阵列都具有预充电控制电路，以加快存储器的读取速率；预充电控制电路的主要功能就是产生预充电脉冲PREC给各灵敏放大器，对各灵敏放大器的读取电流通道中的BL、GBL、SENSEBL等节点进行快速充电，以达到读操作前的最佳工作点，优化存储器的性能。但是目前的预充电控制电路主要是通过RC延迟或者门延迟产生一个固定宽度的预充电脉冲，这样有一个明显的缺点：该预充电脉冲的宽度受制造工艺、环境温度、工作电压、噪声等因素的影响，变化范围较大，那么在一次读操作期间，灵敏放大器很有可能产生过充或者欠充，使得灵敏放大器在读操作前并未工作在最佳点，从而降低存储器的读取性能(如增加存储器的读取时间)。

发明内容

本发明要解决的技术问题是如何产生宽度精确可控的预充电脉冲，优化灵敏放大器的读取性能。

为了解决上述问题，本发明提供了一种灵敏放大器的预充电控制电路，包括：预充电脉冲生成电路，用于产生预充电脉冲，输出给灵敏放大器阵列中各灵敏放大器；

其特征在于，还包括：预充电状态检测电路，用于获取所述灵敏放大器阵列中灵敏放大器的预充电状态；

所述预充电脉冲生成电路还用于当所述灵敏放大器阵列中灵敏放大器的预充电状态达到目标状态时，关断所述预充电脉冲。

进一步地，所述预充电状态检测电路包括：第一灵敏放大器及负载；

所述负载的特性与所述灵敏放大器阵列所连接的存储单元及读电流通道的特性相同；

所述第一灵敏放大器与所述灵敏放大器阵列中各灵敏放大器相同，与所述负载相连，接收所述灵敏放大器阵列的使能信号、参考电压、存储器中的列译码电路的读信号，输出检测信号。