[发明专利]多级并行模数转换器的位同步校正方法

说明书

技术领域

本发明涉及集成电路领域，具体而言，涉及一种多级并行模数转换器的位同步校正方法。

背景技术

目前，高速模数转换器广泛地应用在无线通讯系统、数字电视、液晶显示驱动电路和硬盘驱动电路等领域。其中，快闪型模数转换器是速度最高的，但随着分辨率的提高，比较器的数目呈指数级增长，导致功耗很高。多级并行模数转换器把模数转换分成粗细转换两部分，大大地减少了比较器的数目从而减低功耗，且细转换模块和粗转换模块处于并行的工作方式，因此多级并行模数转换器的速度和快闪型模数转换器相当。

由于多级并行模数转换器中的细转换模块和粗转换模块处于并行的工作方式，使得粗细转换模块之间存在同步问题。粗细转换模块之间任何小的时间传输延迟或者失调电压的不匹配都可能引起整个模数转换器大的非线性误差，如图1所示。所以在编码器中需要增加额外的电路来完成同步校正，因此需要额外的同步校正模块。

以一位同步校正为例，理想状况下粗转换模块的MSB位的转换电平正好和细转换模块的最高位LSB转换电平相重合，因此可以通过LSB来判断并校正MSB输出，如图2所示。具体实现是由两个比较器构成，参考电平Ref_L和Ref_H定义了校正范围。两个比较器输出分别为sync_H和sync_L，在这个校正范围内，MSB由LSB来决定，即：

MSB=LSB‾---(1)]]>

其它范围内，MSB仍由自己来决定。因此，只需要对sync_H、sync_L和LSB进行一定的逻辑组合就可以得到经同步校正后的MSB。

通常，低分辨率的多级并行模数转换器(4～6位)较多采用一位同步校正。而当分辨率较高(7～10位)时，则需要多位的同步校正，需要定义多个校正范围，因此需要较多的比较器，而且所需的比较器数目随同步校正位数的增加而指数上升，导致同步校正模块的功耗较大。

发明内容

本发明提供一种多级并行模数转换器的位同步校正方法，用以降低同步校正模块的功耗。

为达到上述目的，本发明提供了一种多级并行模数转换器的位同步校正方法，其包括以下步骤：

通过折叠电路的差分输出连接比较器，生成确定校正范围的同步校正信号；

根据同步校正信号和细转换模块的输出对粗转换模块的输出进行n位同步校正：

MSB(m)=sync1·LSB+sync2·LSB+···+sync(m-1)·LSB+sync(m)·LSB‾]]>