[发明专利]基于PicoBlaze嵌入式软核处理器的FPGA逻辑模块调试与数据采集方法

说明书

技术领域

本发明主要涉及到FPGA上的逻辑电路验证、调试、以及FPGA教学等领域。特指一种利用嵌入式软核处理器对FPGA上的逻辑电路进行调试和数据采集的方法。

背景技术

当前硬件设计工程的主要特征是：以FPGA做为硬件载体、以计算机为设计开发工具，以SoC、IP等为综合设计的方法。FPGA已经成为硬件工程师必用的设计元素之一。

采用什么样的方法对FPGA上的逻辑电路进行验证与调试，直接影响到逻辑电路设计以及SOC系统设计的效率。大规模设计的调试应该按照和设计理念相反的顺序，从底层测试，即需要对逻辑电路内部的具体信号进行采集与分析。找到一种简单易行的方法，实现对FPGA上的逻辑模块的有效控制，并对其内部信号进行采集，甚至是对其内部寄存器进行修改，将具有重大的技术价值，同时，还可将该方法应用于FPGA设计的教学中，带来教学方式上的革新。

发明内容

本发明要解决的问题在于：针对现有的对FPGA上复杂逻辑电路验证、调试方法，以及FPGA教学模式中的不足，找到一种简单易行的方式，实现对FPGA上复杂逻辑电路的控制、内部信号的采集与修改，有效提高逻辑电路设计以及SOC系统设计的效率，并有效改进FPGA教学的效果。

为解决上述技术问题，本发明提出的解决方案为：一种基于PicoBlaze嵌入式微处理器的逻辑电路调试与数据采集方法，其中：在硬件系统的工程中，加入PicoBlaze嵌入式软核处理器、Uart模块、时钟控制模块，双口RAM模块，并在PC机上安装相应的软件负责控制串口与PicoBlaze嵌入式软核处理器之间的通信，该软件接收用户的命令，并根据通信协议与软核处理器进行底层数据通信。制定一套专用的通信协议，该通信协议定义了统一的数据包格式，用以规范PicoBlaze处理器与PC间的数据交换，并带有8位的CRC校验功能，确保了通信的可靠性。实现了通过从PC端发送命令对FPGA上的硬件系统进行全面的调试和所有内部数据的采集与分析。

在信息传输过程中，PC机为主设备，PicoBlaze微处理器为从设备，对于从设备，对接收到的主设备发送来的每一个包，若接收成功，则返回ACK；若接收失败，则返回NAK，其中包含了错误信息；在ACK包中，控制字等于所回应的包的控制字；主设备发送完一个包后，进入等待回应的状态，接收到回应后，将控制字与之前发送的包的控制字对比，如果两者一致，则可确定该回应为之前所发送包的ACK，表示前一个包已被从设备成功接收。

需要在工程中加入的模块如下：

(1)PicoBlaze软核处理器，作为核心控制模块，用于实现时钟模块的控制，存储器的读写、读取待调试逻辑电路的内部信号以及与PC机进行信息交互等功能。

(2)时钟控制模块，可根据接收到的不同的控制信号，产生单个时钟脉冲、连续时钟和进行停止时钟的操作，用于对待调试逻辑电路的时钟进行控制。

(3)双口RAM(可选)，对于需要使用存储器的待调试逻辑电路可加入此模块，A口供带调试的逻辑电路使用，B口供PicoBlaze控制器使用，A、B两个端口皆为双向口，两个端口的使能互斥。该模块可实现对待调试逻辑电路的存储器内容进行实时地读取与修改。

(4)数据采集链路，通过专门的数据通路，将需要采集分析的逻辑电路的内部信号连接到一个多路选择器上，PicoBlaze软核处理器可通过多路选择器分别选择读取不同的信号，并通过串口将其传输到PC上作进一步处理。

(5)断点比较器模块，用于使得待测逻辑电路在特定的条件下停止运行，起到下断点的作用。这里的特定条件指的是某一个内部信号等于一个特定的值。

本发明的特色在于：

(1)在本发明中，引入了嵌入式软核处理器进行调试控制，可以实现对待调试逻辑电路的时钟控制(包括单拍运行、多拍运行、连续运行)、断点设置、以及自定义需要采集的信号，功能全面，使用灵活。

(2)本发明中，在FPGA硬件与PC机之间制定了专用的通信协议，保证了它们之间数据传输的可靠性和高效性，并对PC端的配套软件的开发提供了良好的支持。

(3)本发明实现的方法简单易行，硬件结构简单，实现代价小，可扩展性和实时性好，适合应用于FPGA的教学。

附图说明

图1为将该方法应用于一个MIPS r2000微处理器软核的调试时的硬件框图

图2为用于图1中Breaker模块的逻辑框图

图3为双口RAM模块的框图

图4为PicoBlaze软核处理器的主要数据通路的示意图