[发明专利]像素架构

说明书

技术领域

本发明涉及一种像素架构，特别涉及一种双重扫描线架构下的像素架构。

背景技术

目前，双重扫描线(Dual gate)架构下的像素结构因每根数据线两侧的两列子像素通过薄膜场效应晶体管(TFT)均连接该数据线，如图1和图2所示，数据线D1、D2、……、D6两侧的两列子像素均通过TFT连接该数据线，图2仅示出了D1和D2局部的TFT连接情况。因此，为了显示交错正负极性不同，数据线需要正负极性切换，如此一来会使得消耗功率增加。

发明内容

发明目的：针对上述现有存在的问题和不足，本发明的目的是提供一种节省功耗的像素架构。

技术方案：为实现上述发明目的，本发明采用的技术方案为一种像素架构，包括若干个排列成矩阵的子像素、若干条扫描线、若干条数据线、若干薄膜场效应晶体管；所述扫描线横排成行并相互平行，每排子像素设有两条扫描线；所述数据线竖排成列并相互平行，每两列子像素设有一条数据线；各薄膜场效应晶体管的漏极连接子像素电极，栅极连接扫描线，源极连接数据线，且每列相邻的两个子像素电极通过薄膜场效应晶体管分别连接不同的数据线。

有益效果：本发明通过使同一条数据线保持同一极性，无需进行正负极性切换，减少显示器的消耗功率，达到省电节能的效果。

附图说明

图1为传统的像素架构示意图；

图2为图1框部的放大示意图，该图示出了TFT的连接关系；

图3为2个子像素反转显示下的第一种像素架构示意图；

图4为图3框部的放大示意图，该图示出了TFT的连接关系；

图5为2个子像素反转显示下的第二种像素架构示意图；

图6为1+2个子像素反转显示下的第三种像素架构示意图；

图7为1+2个子像素反转显示下的第四种像素架构示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

实施例1：

如图3和图4所示，每列相邻的两个子像素电极通过薄膜场效应晶体管分别连接不同的数据线，图3中的各波浪形与各子像素的交点为各子像素对应TFT(图3未示出，参见图4)的栅极与对应扫描线的连接点；此外，图3中各子像素中的“+”、“-”分别表示该子像素的极性为正极和负极，GT1至GT8为扫描线，数据线D0至D7上的“+”、“-”分别表示该数据线的极性为正极和负极，各子像素对应TFT的漏极连接该子像素电极，源极连接与该子像素相邻的同极性的数据线，例如，红色子像素R11对应的TFT漏极连接R11的电极，栅极连接扫描线GT1，源极连接数据线D1(因为子像素R11的极性是正极，与R11相邻的数据线有极性为负的D0和极性为正的D1，因此R11对应的TFT源极应连接同为正极的D1)。从图4可以看出，数据线D1左侧的红色子像素R11通过第一薄膜场效应晶体管1连接数据线D1和扫描线GT1，R11下面的子像素R12通过第二薄膜场效应晶体管2连接数据线D0和扫描线GT4，可见R11和R12通过不同的TFT分别连接不同的数据线；数据线D1右侧的绿色子像素G11通过第三薄膜场效应晶体管3连接数据线D1和扫描线GT2，G11下面的子像素G12通过第四薄膜场效应晶体管4连接数据线D2和扫描线GT3，可见G11和G12通过不同的TFT分别连接不同的数据线。其它子像素的接法类似，不再赘述。如图3所示，本实施例依次将极性为负的子像素B11、R21、G12、G22、B13、R23、G14、G24(如图3中的箭头方向所示)通过各自的数据线送至源极驱动器(图中未示出)，接着将对应的扫描线作致能，图3中的箭头走向呈“Z”字形，其它子像素的顺序以此类推。

实施例2：

如图5所示，原理同上实施例(未示出TFT)，但箭头方向相反。

实施例3：

如图6所示，原理同实施例1(未示出TFT)，所不同的是，实施例1和2中的子像素极性为“正正负负正正负负”的顺序(横排)，而本实施例中的子像素极性为“正负负正正负负正”的顺序(横排)。本实施例依次将子像素G11、B11、G22、R22、G13、B13、G24、R24(如图6中的箭头方向所示)通过各自的数据线送至源极驱动器(图中未示出)，接着将对应的扫描线作致能。

实施例4：

如图7所示，原理同上实施例(未示出TFT)，但箭头方向相反。

由以上4个实施例可以看出，通过对各TFT组件与数据线连接方式的设计，使得同一条数据线始终保持同一极性，无需进行正负极性切换，减少显示器的消耗功率，达到省电节能的效果。