[发明专利]一种模2n-2k-1加法器及设计方法

说明书

技术领域

本发明涉及信号处理领域，具体地说，涉及一种用于通信及信号处理中的基于余数系统(RNS)的模加法器及设计方法。

背景技术

目前，随着大规模集成电路的发展，为满足对集成电路处理能力和处理速度日益提高的要求，普遍认为在未来的集成电路设计中，大规模的并行处理技术将取代传统的串行处理方式。其中采用并行的数值表征系统代替传统的数值表征系统是发展的一个方向，主要是以数值表征方式来实现计算和处理的并行进行，从前端算法入手从而提高运算的速度。

系统(RNS：Residue Number System)就是一个并行数值表征系统，其特点是将传统的多位数(Bit)的复杂运算用多个并行的较少位数的简单运算来实现，从而降低了单次运算的复杂度。因此，“余数系统”在数字信号处理(DSP：Digital Signal Processing)中得到了广泛应用。在基于余数系统的数字信号处理方法中，如傅里叶变换、数字滤波器、矩阵求逆等中，模加法器是构建其它运算模块的基本运算单元。优化的模加法器设计是余数系统应用于数字信号处理中的关键所在。

本发明的模2ⁿ-2^k-1加法器采用了两次进位修正，避免了重复的进位信息计算，同时特殊的数据预处理和进位修正算法允许应用任何现有的二进制快速前缀运算结构用于计算进位信息，从而增加了设计灵活度，易于实现时延、功耗和面积间的平衡。

发明内容

本发明的目的是提供一种模2ⁿ-2^k-1(1≤k≤n-2)的加法器及设计方法，该加法器通过采用两次进位修正的方法，避免了重复的进位信息计算。本发明的模2ⁿ-2^k-1加法器可以广泛应用于信号处理领域的各个运算单元中，能够大幅提高运算速度。

本发明的一个目的是提供一种模2ⁿ-2^k-1(1≤k≤n-2)加法器，包括数据预处理单元，用于完成并行前缀运算所需的进位生成和进位传播信息对(g_i，p_i)；进位生成单元，用于完成A+B+T的快速进位计算以获得和c_out，其核心为一个并行前缀运算单元，其中A、B为两个加数，T为修正量，T＝2^k+1；进位修正单元，用于根据c_out对进行修正以得到完成模加法所需的进位求和单元，根据各位的进位信息及部分和信息计算得到相应的和位s_i。

本发明所述的模2ⁿ-2^k-1加法器，进一步地，所述数据预处理单元根据加数A和B按位生成前缀运算所需的前缀运算对其中g_i和p_i分别表示第i位(i＝0，1，…，n-1)的进位生成和进位传播位，g_i＝a_ib_i(即a_i和b_i进行二进制“与”逻辑运算)，表示当且仅当第i位的两个加数均为“1”时向第i+1位产生一个进位；(“”表示二进制“异或”逻辑运算)，表示当且仅当第i位的两个加数中只有一个为“1”时才能将第i-1位的进位传播到第i+1位。

本发明所述的模2ⁿ-2^k-1加法器，进一步地，所述进位修正单元根据c_out对进行修正以得到完成模加法所需的进位所述进位修正分两次完成，第一次修正后得到的进位信息实际上等于或者即A+B+T或A+B+T-1的进位信息；第二次修正是根据c_out的值对进行修正，得到最终修正后的进位信息

本发明所述的模2ⁿ-2^k-1加法器，进一步地，所述求和运算单元，计算时考虑c_out控制下的修正结果，即c_out＝0时，为A+B的进位信息；反之，则为A+B+T的进位信息。