[发明专利]一种非带隙电压基准源有效
申请号: | 201110120552.2 | 申请日: | 2011-05-11 |
公开(公告)号: | CN102147631A | 公开(公告)日: | 2011-08-10 |
发明(设计)人: | 周泽坤;朱培生;王会影;石跃;明鑫;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G05F1/56 | 分类号: | G05F1/56 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 周永宏 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 非带隙 电压 基准 | ||
1.一种非带隙电压基准源,其特征在于,包括第一启动电路、第二启动电路、Vtn提取电路、Vtp提取电路和电流模基准电路,其中,所述的第一启动电路用于使Vtp提取电路正常工作,所述的第二启动电路用于使Vtn提取电路正常工作,所述Vtn提取电路用于提取正比于Vtn的电流,所述Vtp提取电路用于提取正比于Vtp的电流,所述电流模基准电路用于镜像正比于Vtn和Vtp的电流,产生基准电压。
2.根据权利要求1所述的非带隙电压基准源,其特征在于,所述Vtn提取电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第一电阻;其中,第一PMOS管与第三PMOS管的栅极相连,源极接电源电压,第一PMOS管的漏极与第二PMOS管的源极相连,第三PMOS管的漏极与第四PMOS管的源极相连,第二、第四PMOS管的栅极相连,并且第二、第四PMOS管的栅极与漏极相连;第二PMOS管的漏极与第一NMOS管的漏极相连,第四PMOS管的源极与第三NMOS管的漏极相连,第一NMOS管的源极与第二NMOS管的漏极相连,第一NMOS管与第二MOS管的栅极相连,第三NMOS管的源极与第二电阻相连,第二电阻的另一端和第二NMOS管的源极接地,并且第一、第二NMOS管的栅极与漏及连接,第三NMOS管的源极为输出端。
3.根据权利要求1所述的非带隙电压基准源,其特征在于,所述的Vtp提取电路包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一电阻;其中,第五PMOS管的源极和第一电阻的一端接电源电压,第五PMOS管的漏极与第七PMOS管的源极相连,第六PMOS管的源极与第一电阻的另一端相连,第六PMOS管的漏极与第四NMOS管的漏极相连,第六PMOS管的栅极与第七PMOS管的栅极相连,第七PMOS管的漏极与第六NMOS管的漏极相连,并且第五、第七PMOS管的栅极与漏极相连;第四NMOS管的源极与第五NMOS管的漏极相连,第六NMOS管的源极与第七NMOS管的漏极相连,第四、第五的栅极相连,第五NMOS管与第七NMOS管的源极接地,二者的栅极相连,同时第四NMOS管与第五NMOS管的栅极与漏极相连。
4.根据权利要求1-3所述的任一非带隙电压基准源,其特征在于,所述的电流模基准电路由PMOS管MP8、MP9,NMOS管MN8、MN9以及电阻R3组成,其中PMOS管MP8、MP9和NMOS管MN8、MN9组成CASECODE结构,分别镜像与Vtp和Vtn正比的电流,叠加在电阻R3上产生基准电压。
5.根据权利要求2所述的非带隙电压基准源,其特征在于,所述的第三PMOS管和第四PMOS管的宽长比相等,第一PMOS管和第二PMOS管的宽长比相等,并且第三PMOS管和第四PMOS管的宽长比是第一PMOS管和第二PMOS管的4倍。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110120552.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多电机同步控制组件
- 下一篇:外控无摩擦三相磁刹系统