[发明专利]一种集成电路的高级综合方法

说明书

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种集成电路的高级综合方法。

背景技术

随着通信、计算机、消费电子等领域的快速发展，对承载这些应用的硬件系统在性能、功耗、成本、上市时间、灵活性、可扩展性等方面提出了更高的要求，传统的设计方法如ASIC(Application Specific Intergrated Circuits，专用集成电路)，DSP(Digital Signal Processing，数字信号处理器)/CPU以及FPGA(Field Programmable Gate Array，现场可编程门阵列)都面临着一些问题。

ASIC设计的复杂性和规模不断提升，使得ASIC设计成本增加，设计周期变长，同时由于不具灵活性，不可扩展，产品的快速上市和低成本的需求使得ASIC设计遇到了瓶颈。而CPU/DSP依靠复杂的体系结构和指令系统的方法得到性能提升所需要付出的代价越来越大，单个处理器的处理能力已经远远不能满足当前应用的需要。FPGA作为并行计算较早的应用，它的性能和能耗比介于ASIC和DSP/CPU之间，具有一定的灵活性，可反复编程，能够满足快速上市和低成本的应用需求。但是FPGA的设计并不支持从算法到硬件的直接映射，设计需要算法人员和硬件人员的共同参与，硬件描述语言的抽象层次较低，应用的开发仍然存在着很大的复杂性。

北京大学深圳研究生院集成微系统实验室提出的一种基于并行计算技术的统一架构的可重构算子阵列结构，图1为APU(Array Processing for UnificationArchitecture)的总体结构图。该APU结构1000由算术类可重构算子1001、路径类可重构算子1002、调度类可重构算子1003、DSP类可重构算子1004、存储类可重构算子1005以及IO1006组成。在APU结构1000的内部，算术类可重构算子1001、路径类可重构算子1002、调度类可重构算子1003、DSP类可重构算子1004、存储类可重构算子1005按照一定的比例，按照类型独立地以列为单位，分布式交叉排列。APU支持大量数据并行/串行的运算和传输需求，并且能够支撑多种应用实现的需要。

APU应用设计描述语言为高级语言，抽象层次较高，缩短了应用开发时间。故须引入对应的高级综合方法以实施应用。

常规的高级综合方法根据输入文件和约束文件只能生成对应的数字电路信息，生成的数字电路信息通常只能在FPGA上实施或转换为对应的ASIC。

常规高级综合方法把输入文件的语言元素转换成CDFG(Control Data FlowGraph，数据控制流图)，再给每个CDFG节点分配对应的时间节点信息，输出文件的发射过程把CDFG对应的时间节点信息转换成数字电路的状态机信息。由于数字电路状态机的状态切换有一定时间间隔，所以常规高级综合方法相当于通过时间标识调度输入文件所描述的系统，执行效率和灵活性都很难拓展。

发明内容

本发明要解决的主要技术问题是，提供一种集成电路的高级综合方法，其输出具有多目标性，且具有灵活、可执行性高、执行效率高的特点，同时其输出既可以在可重构算子阵列上实施，也可以下载到FPGA或ASIC上实施。

为解决上述技术问题，本发明采用的技术方案如下：

一种集成电路的高级综合方法，包括步骤：

输入描述数字电路的高级语言输入文件，并进行综合约束设置；

根据所述数字电路的高级语言输入文件和综合约束，生成第一中间语言，所述第一中间语言的每一条语句代表一个特定的数字电路结构及各数字电路结构间的连接关系；

将所述第一中间语言转换为可重构算子可执行文件，并下载至所述可重构算子阵列中实施，或者将所述第一中间语言转换为对应的硬件描述文件，并根据所述硬件描述文件生成相应的数字电路。

进一步地，生成所述第一中间语言包括步骤：

将输入的所述高级语言输入文件和综合约束进行预综合，生成第三中间语言，所述第三中间语言为由带有列表接口的语句块或者带有列表接口的嵌套语句块构成的主函数；

将所述第三中间语言进行综合前端，综合生成抽象语法树，所述抽象语法树包含所述高级语言输入文件所描述的语句块信息、语句块之间接口信息与输入文件所描述的数字电路系统输入输出接口信息的；

遍历所述抽象语法树，并按照预定的综合策略转换为第二中间语言，所述第二中间语言的每一条语句都代表一个功能模块与此功能模块与其他模块的连接关系；

将所述第二中间语言进行综合后端，生成第一中间语言。