[发明专利]用于时钟门控控制的方法和装置

说明书

发明领域和背景

本发明涉及一种用于控制数据处理块的时钟门控的方法和装置，特别涉及电路系统的通过流数据总线互连的多个数据处理块中的数据处理块。

大的系统级芯片(SoC)通常包括数个组件，该数个组件包括数据处理模块并且可能还包括本地控制器，其执行某种的定义的(子)任务。例如，在用于无线通信应用的SoC的情况下，系统的这样的组件可以是调制解调器电路的构件，如数字前端(DFE)、Tx单元、共享RAM、前向纠错(FEC)数据单元、快速傅里叶变换(FFT)单元、参数估算单元、均衡器单元、搜索装置单元、FEC控制单元等等。通常，这些组件不需要始终处于激活状态；相反，数据处理时段之后是空闲时段。因而，希望在这些时段期间关闭本地时钟，通常以节省功率，更具体地增加移动装置的电池寿命。

如今，全部这些组件实质上以某种如VHDL或Verilog的硬件描述语言(HDL)形式来描述，然后用于通过合成工具翻译成逻辑门层次网表。用于自动时钟门控的简单编码风格如下：

当使用这种对于多数纯数据路径组件来说能够实现的HDL表示时，这些软件工具能够自动推断出如图1中所示的结构。如从图中所看到的，只有在更新条件的情况下，与(AND)门传输时钟(clk)给触发器以触发其来输出在其D输入施加的新值。因此，第一级时钟门控被设置为对于设计的其它部分来说是透明的，也就是说不要求其它单元对于时钟切换的激活控制。

尽管对于设计的大部分来说，这种自动翻译形式能够有效地插入时钟门控，但是其受限于上述编码风格。

用于更复杂的描述的示例如下：

在结合图1提及的时钟门控的自动翻译方面，这种编码风格不能由合成工具处理，或者如果数据寄存器的宽度变得太窄这将不能使用。除非另有说明，在包括多个条件的更复杂硬件描述的情况下，合成工具不能够确定其能够关闭时钟的特定条件。

然而，随着次微米技术越来越减小结构尺寸，时钟树或时钟网格的动态切换功率成为电子装置的整个动态功率消耗的日益增长的部分。

因为时钟分布网络的该切换功率并没有被之前所描述的自动时钟门控推断所涵盖，所以需要某种形式的更高级控制，以在其根部(root)门控关闭本地时钟分布网络。如图2所示，某些控制处理器必须询问数据处理模块的状态，以及输入、内部和输出总线的状态。举例来说，附图示出了数据处理组件，其包括数据处理模块22、24和控制器26，控制器26控制时钟门控28以将时钟传输或不传输到处理模块22、24。当控制器确定在任何数据处理模块和数据总线中既不请求也不发生活动时，其可以在门控28处关闭时钟。这种现有技术方法包括软件和系统状态的明确确定。这也意味着本地控制器自身可以不是门控时钟域的一部分，或另外的外部更高级控制器必须负责本地控制器的时钟。

本发明的总体目的是减小电子装置的功率消耗。本发明更具体的目的是提供一种用于在SoC设计中自动时钟门控的方式。

发明内容

本发明提供一种用于控制电路系统的通过流数据总线结构互连的多个数据处理块中的一个的时钟门控的装置，如权利要求1所述。该装置具有输入，其连接到数据处理块的数据处理单元和总线区段中的每一个，用于从其接收忙指示，以保持其中的数据传输和处理活动的跟踪，并且还具有输出，其在数据处理块的本地时钟分布网络的根部处连接到时钟门控，以当检测到空闲状况时门控关闭数据处理块的时钟，并且当检测到唤醒状况时恢复时钟。

在当前优选实施例中，流数据总线使用握手类型传输协议，其包括表示数据序列的开始和结束的一位指示，并且所述活动跟踪装置包括逻辑门，其适于组合来自数据处理块的总线和数据处理单元中的每一个的一位忙指示，并且适于当所有一位忙指示表示没有任何数据被传输或处理的时输出时钟禁止信号，并且适于当至少一个一位忙指示表示任何数据的存在时输出时钟恢复信号。

以这种方式，活动跟踪装置能够确定空闲状况以及唤醒状况，并且能够独立于本地控制器并且不需要任何软件活动而在本地分布网络根部处门控时钟。

本发明还提供一种用于控制电路系统的通过流数据总线互连的多个数据处理块中的一个的时钟门控的方法，如权利要求6所述。