[发明专利]一种极低功耗带隙基准源

权利要求书

1.一种极低功耗带隙基准源，其特征在于，该基准源包括启动电路、偏置电流产生电路、基准电压输出电路和缓冲器电路四部分；启动电路与偏置电流产生电路相连，偏置电流产生电路与基准电压输出电路相连，基准电压输出电路连接到缓冲器，同时基准电压输出电路还与启动电路和偏置电流产生电路相连构成反馈电路；其中，启动电路用于保证电路在启动过程时能够脱离非理想工作点并进入正常工作点，并保证在电源电压受到干扰时电路能够不偏离正常工作点，偏置电流产生电路用于产生电流以使基准电压输出电路中的晶体管工作于设定的状态，基准电压输出电路用于输出基准电压；缓冲器单元用于增强电压基准源电路的驱动能力。

2.如权利要求1所述的极低功耗带隙基准源。其特征在于，所述启动电路由1个PMOS管(M₁₇)，4个NMOS管(M₁₄、M₁₅、M₁₆、M₁₈)组成，连接关系为：第二、第三NMOS管(M₁₅、M₁₆)及第一PMOS管(M₁₇)分别连接成二极管形式；第一PMOS管(M₁₇)的源极与电源相连，第三NMOS管(M₁₆)的漏极与第一PMOS管(M₁₇)的漏极相连，第二NMOS管(M₁₅)的漏极与第三NMOS管(M₁₆)的源极相连，第一NMOS管(M₁₄)的漏极与第二NMOS管(M₁₅)的源极相连，第一NMOS管(M₁₄)的栅极与基准电压输出电路的第五NMOS管(M₃)的漏极相连，第一NMOS管(M₁₄)、第四NMOS(M₁₈)的源极与地相连，第四NMOS(M₁₈)的栅极与第一NMOS(M₁₄)的漏极相连，第四NMOS(M₁₈)的漏极与偏置电流产生电路的第二PMOS(M₁₉)的栅极相连；偏置电流产生电路由4个PMOS管(M₁₂，M₁₃，M₁₉，M₂₀)和8个NMOS管(M₄，M₅，M₆，M₇，M₈，M₉，M₁₀，M₁₁)组成，连接关系为：第三PMOS管(M₁₂)和第四PMOS管(M₁₃)，第二PMOS管(M₁₉)和第五PMOS管(M₂₀)分别构成电流镜；第三PMOS管(M₁₂)和第四PMOS管(M₁₃)的源极接电源，栅极相连，第四PMOS管(M₁₃)的栅极和漏极相连，且与第十二NMOS管(M₁₀)的漏极相连，第三PMOS管(M₁₂)的漏极与第十三NMOS管(M₁₁)的漏极相连，第十二NMOS管(M₁₀)的栅极和第二PMOS管(M₁₉)的栅极相连，第十三NMOS管(M₁₁)的栅极和第九NMOS管(M₇)的漏极相连，第十二NMOS管(M₁₀)和第十三NMOS管(M₁₁)的源极均和第十一NMOS管(M₉)的漏极相连，第十一NMOS管(M₉)的栅极和第七NMOS管(M₅)的漏极相连，第十一NMOS管(M₉)的源极与地相连。第二PMOS管(M₁₉)和第五PMOS管(M₂₀)的源极与电源相连，第二PMOS管(M₁₉)的漏极与第九NMOS管(M₇)的漏极相连，第五PMOS管(M₂₀)的栅极和漏极相连，且与第十NMOS管(M₈)的漏极相连，第九NMOS管(M₇)与第十NMOS管(M₈)的栅极相连，第九NMOS管(M₇)的栅极和漏极相连，第九NMOS管(M₇)的源极和第七NMOS管(M₅)的漏极相连，第十NMOS管(M₈)的源极和第八NMOS管(M₆)的漏极相连，第七NMOS管(M₅)的栅极和漏极相连，且与第八NMOS管(M₆)的栅极相连，第八NMOS管(M₆)的源极与第六NMOS管(M₄)的漏极相连，第六NMOS管(M₄)的栅极与第五NMOS管(M₃)的漏极相连，第六NMOS管(M₄)和第七NMOS管(M₅)的源极相连。基准电压输出电路由2个PMOS管(M₂₁，M₂₂)，3个NMOS管(M₁，M₂，M₃)组成，连接关系为：第六PMOS管(M₂₁)和第七PMOS管(M₂₂)的源极与电源相连，第六PMOS管(M₂₁)和第七PMOS管(M₂₂)的栅极相连，且与偏置电流产生电路的第二PMOS管(M₁₉)的栅极相连，第六PMOS管(M₂₁)的漏极与第十五NMOS管(M₂)的漏极相连，第十五NMOS管(M₂)与第十四NMOS管(M₁)的栅极相连，且与第十五NMOS管(M₂)的漏极相连，第十五NMOS管(M₂)的源极和第十四NMOS管(M₁)的漏极相连，第十四NMOS管(M₁)的源极与地相连，第七PMOS管(M₂₂)的漏极和第五NMOS管(M₃)的漏极相连，第五NMOS管(M₃)的栅极和漏极相连，第五NMOS管(M₃)的源极和第十五NMOS管(M₂)的源极相连。第十五NMOS管(M₂)的漏极电源作为基准电压。