[发明专利]电压控制系统

说明书

技术领域

本发明涉及一种具有用于控制恒压电路的电压控制电路的电压控制系统，所述恒压电路向其间集成有半导体器件的半导体芯片的半导体封装供应电功率。

背景技术

已知，在通过具有小于90nm设计规则的先进半导体工艺制造的半导体芯片中，半导体器件的功率消耗与操作功率和泄漏功率的总和相对应。

操作功率取决于到半导体芯片的输入电压的大小并且在取决于半导体制造工艺中的变化的半导体芯片之间很少变化。操作功率以及半导体器件的功率消耗随着该相同半导体器件的输入电压增加而增加。

泄露功率取决于半导体芯片的电流特性，即取决于晶体管的阈值电压的大小。因此泄露功率在取决于半导体制造工艺中的变化的半导体芯片之间变化。由于泄露电流随着阈值电压降低而增加，因此与具有较小泄露功率的半导体芯片相比较，具有较大泄露功率的半导体芯片具有更好的开关特性。

因此，通过将具有较大泄露功率的半导体芯片的输入电压降低到小于具有较小泄露功率的半导体芯片的输入电压，能够降低半导体芯片的功率消耗并且维持半导体芯片的开关频率基本不变。

参考图9对此进行更详细的描述。在图9中，图9(a)和图9(b)示意性示出了分别相对于两个半导体芯片样品A和B作为操作功率Po和泄露功率P1总和的功率消耗Pc的细节。假设样品A和B通过相同的制造工艺制造，假设样品A和B的泄露功率P1分别为小和大，并且将相同的输入电压施加到样品A和B。

如从图9(a)和图9(b)所理解的，操作功率Po在样品A和B之间通常相同，但是样品B比样品A具有更大的泄露功率Pl。因此，样品B的阈值电压Vth低于样品A的阈值电压，并且样品B的操作频率(即可操作的开关频率)的极限值高于样品A的极限值。

因此，提出降低到样品B的输入电压，以使得如图8(c)所示，在将其操作频率维持在通常与样品A的操作频率的相同极限值处的同时，将其功率消耗Pc从功率等级Pb降低到样品A的功率等级Pa。

在下面的非专利文献中公开了使用上述芯片特性的该技术(VID：动态电压识别)。

Intel公司，“Voltage Regulator-Down(VRD)11.0”第27-28页，2006年11月

根据该VID技术，如图10所示，电压控制系统100配置有半导体封装110和电源LSI(PS-LSI)120。半导体封装110包括CPU 111和非易失性存储器112，并且使用专用标准产品(ASSP)进行集成。CPU 111和非易失性存储器112与半导体芯片相对应。电源LSI 120包括DC-DC转换器121。连接半导体封装110和电源LSI 120以执行串行通信，并且将来自电源LSI120(特别是DC-DC转换器121)的电功率供应到半导体封装110。

在电压控制系统100中，在制造之后测试半导体封装110的操作功率以及操作频率的极限值。以测试结果为基础确定电压值(VID)并且将该电压值存储在非易失性存储器112中。配置电源LSI 120的DC-DC转换器121以利用串行通信从半导体封装110获取VID，并且根据所获取的VID来设置到半导体封装110的输入电压。因而，电压控制系统100节约半导体封装110的功率消耗。

然而，根据传统技术，需要在半导体芯片测试工艺中在每一个半导体芯片中存储电压值(VID)。结果，半导体芯片测试工艺复杂并且增加成本。在集成多个半导体芯片(Sip：系统级封装)的情况下，半导体芯片测试工艺更加复杂。

发明内容

因此，本发明的目的在于提供一种电压控制系统电路，其能够在不具有复杂测试工艺的情况下降低半导体芯片的电功率消耗。

根据本发明，一种电压控制系统配置有恒压电路、半导体封装以及电压控制电路。所述半导体封装被配置成包括其中集成有半导体器件的半导体芯片。所述电压控制电路被配置成基于从所述恒压电路供应到所述半导体封装的输入电压以及与所述半导体封装的泄露电流和操作电流相对应的所述半导体器件的操作电压来控制所述恒压电路。配置所述电压控制电路，使得从所述恒压电路供应到所述半导体封装的所述输入电压随着所述输入电压和所述操作电压之间的电压差的增加而降低。

附图说明

通过下面参考附图进行的详细描述，本发明的上述和其它目的、特征和优点将变得更显而易见。在附图中：

图1是示出了根据本发明的电压控制系统的第一实施例的电路图；

图2是详细示出了被制造为第一实施例的电源芯片的电压控制电路的电路图；