[发明专利]显示驱动电路与其操作方法

说明书

技术领域

本发明有关一种显示驱动电路与其操作方法，且特别是有关一种显示驱动电路与其操作方法，于测试时，避开不易达成稳态电路。

背景技术

在电路制造完成后，要进行测试，以检验其操作是否正常。以源极驱动电路而言，其模拟输出部份通常包括多位数字模拟转换电路(DAC)与运算放大器等。如果数字模拟转换电路为m位的话，则要测试2m次以验证m位DAC的所有内部信号路径是否皆为正常。只要有一条信号路径有问题的话，则此DAC与其源极驱动电路需被舍弃。但是，面前测试时，运算放大器的电路特性导致收敛时间过长(其达成稳态时间过长)，将拉长整体测试时间。

发明内容

本发明的目的是提供一种显示驱动电路与其操作方法，于测试此显示驱动电路时，测试信号不流经不易稳态元件，以缩短测试时间。

根据本发明一方面提出显示驱动电路，包括：一待测电路；一第一电路，选择性耦接至该待测电路，该第一电路还选择性耦接至一输出端，该第一电路的一稳态时间长于该待测电路；以及一测试辅助电路，耦接至该待测电路。于正常操作时，一正常信号流经该待测电路后，流经该第一电路但不流经该测试辅助电路。于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。

根据本发明另一方面提出一种显示驱动电路的操作方法，包括：于该显示驱动电路处于一正常操作时，一正常信号流经该显示驱动电路的一待测电路后，流经一第一电路但不流经一测试辅助电路；以及，于该显示驱动电路处于测试时，一测试信号流经该待测电路后，该测试信号不流经该第一电路但流经该测试辅助电路。该第一电路选择性耦接至该待测电路，且该第一电路还选择性耦接至一输出端，该第一电路的一稳态时间长于该待测电路。

本发明的有益技术效果是：由于测试信号不会经过不易稳态电路，因此测试时间得以缩短。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合附图作详细说明如下：

附图说明

图1显示根据本发明第一实施例的源极驱动电路的电路示意图。

图2显示本第一实施例的另一种可能实施方式。

图3显示本第一实施例的又一种可能实施方式。

图4显示根据本发明第二实施例的源极驱动电路的电路示意图与其测试方法。

图5显示本发明第二实施例的源极驱动电路的另一种测试方法。

图6显示根据本发明第二实施例的数字模拟转换器的架构示意图。

图7显示根据本发明第三实施例的源极驱动电路的电路示意图。

具体实施方式

于本发明数个实施例所提出的显示驱动电路与其测试方法中，于测试时，避开不易达成稳态的元件(通常是运算放大器)，以缩短测试时间。

第一实施例

现请参考图1，其显示根据本发明第一实施例的源极驱动电路的电路示意图。如图1所示，根据本发明第一实施例的源极驱动电路100至少包括：伽玛电阻分压器(gamma resistor divider)110、数字模拟转换器(DAC)120A～120B、开关130A～130B、运算放大器140A～140B、输出开关150A～150B、测试辅助电路160A～160B与电荷分享开关SW_CH。伽玛电阻分压器110的结构可不被特别限定，故其细节于此不重述。

于图1中，当源极驱动电路100处于正常操作时，数据由DAC 120A～120B输入，通过开关130A～130B、运算放大器140A～140B与输出开关150A～150B，而由输出端CH_ODD与CH_EVEN输出。当源极驱动电路100处于正常操作时，测试辅助电路处于关闭。

于图1中，测试路径以虚线标示。由图1可看出，在测试源极驱动电路时，测试信号由DAC 120A～120B输入，通过测试辅助电路160A～160B而输出至输出端CH_ODD与CH_EVEN。在测试时，开关130A～130B与150A～150B关闭，以避免输出端CH_ODD与CH_EVEN同时接收到运算放大器及测试辅助电路的输出结果。于图1中，测试辅助电路比如以开关予以实现。

由于测试信号不会经过不易稳态电路(如运算放大器140A～140B)，所以，测试时间得以缩短。

此外，运算放大器的内部信号路径不像数字模拟转换器的内部信号路径众多。所以，当测试数字模拟转换器的某一条内部信号路径时，同时测试运算放大器是否正常操作即可，亦即测试运算放大器能否将电压完整传递至输出端。