[发明专利]一种传输信道的传输级处理方法、装置及设备

权利要求书

1.一种传输信道的传输级处理方法，其特征在于，包括：

将原始传输块添加校验码之后进行信道编码；

在速率匹配模式为打孔模式时，根据确定出的速率匹配打孔图样对信道编码得到的编码数据比特进行速率匹配操作，并存储速率匹配后的编码数据比特，按照比特合并的交织规则对存储的编码数据比特进行比特合并和加扰操作，对比特合并和加扰后的编码数据比特进行数据交织和星座图重排，输出得到的传输级处理数据比特；

在速率匹配模式为重复模式时，将信道编码得到的编码数据比特进行存储，按照比特合并的交织规则对存储的编码数据比特进行比特合并和加扰操作，根据确定出的速率匹配重复图样对比特合并后的输出数据比特进行速率匹配及加扰操作，对速率匹配及加扰后的编码数据比特进行数据交织和星座图重排，输出得到的传输级处理数据比特。

2.如权利要求1所述的方法，其特征在于，所述存储速率匹配后的编码数据比特，具体包括：

将速率匹配后的编码数据比特进行比特分离操作，得到系统比特、第一校验比特和第二校验比特；并

将得到的系统比特、第一校验比特和第二校验比特分别存储到不同的地址段中。

3.如权利要求1或2所述的方法，其特征在于，所述将信道编码得到的编码数据比特进行存储，具体包括：

将信道编码得到的编码数据比特进行比特分离操作，得到系统比特、第一校验比特和第二校验比特；并

将得到的系统比特、第一校验比特和第二校验比特分别存储到不同的地址段中。

4.如权利要求1所述的方法，其特征在于，所述根据确定出的速率匹配打孔图样对信道编码得到的编码数据比特进行速率匹配操作，具体包括：

根据由高层配置的速率匹配参数确定出的速率匹配打孔图样，确定信道编码得到的编码数据比特中冗余的编码数据比特；

将确定出的冗余的编码数据比特舍弃。

5.如权利要求1所述的方法，其特征在于，所述根据确定出的速率匹配重复图样对比特合并后的输出数据比特进行速率匹配操作，具体包括：

根据由高层配置的速率匹配参数确定出的速率匹配重复图样，确定比特合并后的输出数据比特中需要重复的编码数据比特；

重复读取确定出的需要重复的编码数据比特。

6.一种传输信道的传输级处理装置，包括校验码添加模块、数据交织和星座图重排模块，其特征在于，还包括信道编码模块、速率匹配模块、比特合并和加扰模块、以及存储器，其中：

所述校验码添加模块，用于将原始传输块添加校验码之后，发送给所述信道编码模块；

所述信道编码模块，用于对添加了校验码的原始传输块进行信道编码后输出，在速率匹配模式为打孔模式时，发送输出使能信号给所述速率匹配模块启动速率匹配操作，并将速率匹配后的编码数据比特存储到存储器中；在速率匹配模式为重复模式时，将信道编码得到的编码数据比特存储到存储器中；

所述速率匹配模块，用于在速率匹配模式为打孔模式时，在所述信道编码模块发送的输出使能信号的触发下启动，并根据确定出的速率匹配打孔图样对信道编码得到的编码数据比特进行速率匹配操作；在速率匹配模式为重复模式时，在所述比特合并和加扰模块发送的输出使能信号的触发下启动，并根据确定出的速率匹配重复图样对比特合并后的输出数据比特进行速率匹配、加扰后输出给数据交织和星座图重排模块；

所述比特合并和加扰模块，用于在速率匹配模式为打孔模式时，按照比特合并的交织规则对存储器中存储的编码数据比特进行比特合并和加扰操作后输出给所述数据交织和星座图重排模块；在速率匹配模式为重复模式时，按照比特合并的交织规则对存储器中存储的编码数据比特进行比特合并和加扰操作后输出给所述数据交织和星座图重排模块，并发送输出使能信号给所述速率匹配模块启动速率匹配操作；

所述数据交织和星座图重排模块，用于对接收到的编码数据比特进行数据交织和星座图重排，输出得到的传输级处理数据比特。

7.如权利要求6所述的装置，其特征在于，

所述信道编码模块，具体用于在速率匹配模式为打孔模式时，将速率匹配后的编码数据比特进行比特分离操作，得到系统比特、第一校验比特和第二校验比特；并将得到的系统比特、第一校验比特和第二校验比特分别存储到存储器的不同地址段中。