[发明专利]用于在图块编码中在像素值缓冲器中存储压缩比率指示的方法和设备

说明书

技术领域

本发明总体上涉及图像处理，且具体地涉及针对像素值缓冲器的图块(tile)的编码。

背景技术

计算机图形系统中的消耗带宽的任务之一是更新缓冲器，具体地说，色彩缓冲器。色彩缓冲器包含最终要显示的数据，即输出像素。在传统架构中，逐三角形地更新色彩缓冲器。首先，将第一三角形光栅化，并且更新色彩缓冲器的对应像素。然后，将第二三角形光栅化，将其像素写入色彩缓冲器中，有可能与第一三角形的像素重叠。这意味着色彩缓冲器中的每个像素可能被若干次写入。典型应用将可能平均改写色彩缓冲器中的每个像素3至10次。这在本技术领域内被称为具有3至10的过度绘制(overdraw)。这意味着，与每个像素仅写入一次的情况相比，用于色彩缓冲器的写入带宽将在3到10倍大之间。

用于减少色彩缓冲器的带宽要求的一种方式是使用被称为图块化架构的技术。并非逐三角形地对场景进行光栅化，将色彩缓冲器划分为非重叠图块。然后，逐图块地渲染场景。对于第一图块，仅将与第一图块重叠的三角形用于光栅化。使得图块大小足够小，从而整个图块可以适合图形处理单元(GPU)上的片载(on-chip)。因此，在渲染图块的三角形期间无需对色彩缓冲器的外部存储器存取。当已经对图块中的所有三角形光栅化时，将图块发送到色彩缓冲存储器，并且处理下一图块。注意，在图块化架构中，仅将色彩缓冲器中的每个像素写入到外部存储器一次。这意味着，图块化架构一般可以3～10倍地减少用于色彩缓冲器的写入带宽。

用于降低色彩缓冲器带宽的另一技术被称为缓冲器压缩。这意味着缓冲器数据块以压缩形式存储在存储器中。仍然逐三角形地处理场景，但在将像素块(block)发送到色彩缓冲存储器之前，像素被压缩。在GPU中所存储或缓存的被称为大小比特的少数比特用于跟踪数据压缩的程度，例如向下压缩到与原始比特长度的25％、50％或75％相对应的比特长度，或一点也不压缩。当后续三角形想要写入相同像素块时，大小比特用于获知应读取多少数据。对块进行解压缩，新三角形改写块中的一些像素，该块然后再次被压缩并且存储。Hasselgren and Akenine-，2006，Efficient Depth Buffer Compression，In Graphics Hardware，103-110和Rasmusson，Hasselgren and Akenine-，2007，Exact and Error-bounded Approximate Color Buffer Compression and Decompression，In Graphics Hardware，41-48分别给出了色彩缓冲器压缩和深度缓冲器压缩的良好概述。

图块化架构的限制在于：虽然仅写入每个像素一次，但这仍然非常昂贵。此外，显示控制器将必须读取每个像素以将其输出到显示器。这意味着，每个像素将必须从色彩缓冲器被读取并且以未压缩形式写入到色彩缓冲器至少一次，这是昂贵的。

色彩缓冲器压缩解决方案的问题在于：即使可以实现50％的压缩因子，其仍然是太多的带宽。在例如6的过度绘制的情况下，仍然平均写入每个像素6次。50％的压缩比率将使得有效带宽下降到3倍像素数量，但这对于图块化架构仍然过多。

因此，需要一种可以结合计算机图形系统来高效地处理像素值缓冲器的技术。

发明内容

总的目的是高效地处理与计算机图形系统相关的像素值缓冲器。

本文公开的实施例满足该目的和其它目的。

实施例的一方面定义一种对各自具有相应像素值的像素的图块进行编码的方法。所述方法包括：对构成图块的相应子集的像素的多个块进行可变长度编码。所述可变长度编码生成多个符号序列，作为所述多个块中的像素的像素值的编码表示。针对所述图块中的至少一个块的每个集合确定大小指示。所述大小指示表示针对所述集合所生成的组合序列的压缩比率。所述组合序列于是与通过对所述集合的所述至少一个块进行可变长度编码所获得的至少一个符号序列相对应。在缓冲存储器中的像素值缓冲器中布置组合序列。将针对所述集合所确定的所述大小指示也布置在所述缓冲存储器中的所述像素值缓冲器中，使得根据所述像素值缓冲器的读取顺序，针对集合所确定的所述大小指示在所述集合的所述组合序列之前。