[发明专利]信号处理系统

说明书

技术领域

本发明涉及认证、加密等安全装置，涉及以生成认证中需要的器件固有的标识符、加密中需要的秘密密钥等为目的的装置。

背景技术

在ASIC（Application Specific Integrated Circuit，专用集成电路）、FPGA（Field Programmable Gate Array，可编程门阵列）等半导体器件中，即使在同一种类的器件上安装了同一电路，门延迟等器件特性也会在每个器件中不同，从而存在每个器件得到不同的输出的现象。

产生这样的现象的电路或者其技术被称为Physical UnclonableFunction（物理不可克隆功能）、Physical Uncloning（物理不可克隆）技术等，期待应用于认证、加密这样的用途。

另外，在本说明书中，将Physical Unclonable Function、PhysicalUncloning技术称为PUF。

另外，将使用了PUF的电路称为PUF电路。

在PUF中，考虑如下应用：将每个器件不同的输出视为器件的固有信息，将其作为器件的认证符，或者用作每个器件的加密密钥。

PUF具有在非工作时器件的固有信息不存在于非易失性的存储区域这样的优点，被期待应对篡改。

器件的固有信息通常保持于付随在安全装置的非易失性的存储区域，但存在通过对存储装置进行直接解析而得到内部的秘密信息（器件的固有信息）这样的被称为篡改的攻击。

因此，在不使用PUF的器件中，作为对策，需要用金属等的壳体覆盖存储装置，并利用光、物理开关等传感器来检测该壳体的开封这样的防篡改机制，但期待在使用PUF时不需要上述那样的防篡改机制。

作为PUF的代表例，有非专利文献1、专利文献1公开的技术。

非专利文献1、专利文献1公开的技术是利用了作为器件特性的门延迟的偏差的技术。

非专利文献1是基于通过2个通道（path）的信号的延迟差的技术。

在1个输入信号被分为2个通道之后，用判别器来判定通过哪一个通道的信号更早地到达最终地点并变换为比特信息。

此处，2个通道在布局上需要设为相同的长度。

虽然在布局上是同一长度，但在安装到实际的器件上时在长度中产生偏差，从而作为PUF发挥功能。

如果在布局长度中有差异，则该差异占主导，存在不论每个器件的偏差如何而结果总是相同的可能性。

图7示出非专利文献1的技术的结构例。

比特生成器100（PUF电路）由延迟发生电路101以及判别器105构成。

从延迟发生电路101向判别器105配置了包括2个通道的信号路径。

将来自延迟发生电路101的2个信号104中的哪一个更早地到达判别器105变换为比特信息并作为输出信号106输出。

在延迟发生电路101内的2个通道中，存在在其途中路径交叉的交叉器102。

根据选择信号103控制在交叉器102中使信号直接通过还是交叉通过。

图9示出在所有交叉器102中不使通道交叉而2个通道分别直通的信号路径，图10示出在所有交叉器102中使通道交叉而2个通道分别为之字形的信号路径。

在图9的例子和图10的例子中，在信号路径中都必然存在2条通道（通道110a和通道110b），各通道的布局长度相同。

如果将交叉器102的数量设为N，则由此产生2的N次方种通道的图案。

即，实现2的N次方种输入输出对。

在专利文献1中，公开了利用了环形振荡器、即通过信号的负的回送而使时钟振荡的电路的方式。

即使是相同设计的环形振荡器，在实际的器件上振荡的时钟频率也会产生偏差，所以在专利文献1中，是比较相同设计的2个环形振荡器的时钟频率的高低并变换为比特的方式。

图8示出专利文献1的技术的结构例。

比特生成器200（PUF电路）由环形振荡器群201、选择电路204、频率比较电路207构成。

环形振荡器群201由N个环形振荡器202构成，由它们生成的N个时钟从信号线203输出。

从该N个时钟中，通过选择电路204选择2个时钟。

向比特生成器200的输入信号205是该选择信号，选择出的2个时钟通过信号线206输入到频率比较电路207，在频率比较电路207中比较2个时钟的频率的高低。

根据频率的比较结果而生成比特，成为比特生成器200的输出信号208。