[发明专利]数据处理设备、数据处理系统、包、记录介质、存储装置和数据处理方法

说明书

技术领域

本发明涉及一种数据处理设备、数据处理系统、包、记录介质、存储装置和数据处理方法。

背景技术

作为计算机体系结构，通常已知有从存储装置(存储器)顺次取出指令、对这些指令进行解码并执行这些指令的冯·诺依曼(von Neumann)体系结构。冯·诺依曼体系结构是强调指令的处理系统，其中：预先确定指令的执行顺序，并且在每次收集到操作数(要计算的数据)时进行处理。

此外，在冯·诺依曼型计算机中，作为对多个指令进行并行处理的CPU(中央处理单元)体系结构，已知有超标量处理器。超标量处理器能够执行如下的乱序处理，在乱序处理中，按要执行的操作数的到达顺序向执行节点发出指令。然而，在超标量处理器中，由于调度器在检查数据依赖性时按正确顺序重新排列执行结果，因此能够同时执行的指令数量的增加导致调度器复杂化。

另一方面，作为冯·诺依曼体系结构，已知有如下的数据驱动型体系结构，其中：关注数据依赖性，并且根据数据流(数据的流)进行处理。该数据驱动型体系结构能够通过在执行节点处操作数准备就绪时开启(fire)、并将指令的执行结果传送至下一执行节点来并行执行多个指令。

例如，在专利文献1中，公开了如下的多处理器系统，其中：数据驱动型(专利文献1中的数据流机型)体系结构用于处理器之间的控制，并且诺依曼体系结构用于处理器内的控制。该多处理器系统能够通过组合使用数据驱动型体系结构和诺依曼体系结构而不是使用复杂的硬件结构将所生成的可执行代码分割成多线程来基于所述可执行代码进行并行处理。

此外，例如，在非专利文献1中，公开了TRIPS(Tera-op Reliable Intelligently Advanced Processing System，万亿次可靠智能先进处理系统)体系结构。该TRIPS体系结构是被称为分片式处理器的芯片体系结构与被称为EDGE(Explicit Data Graph Execution，显式数据流图执行指令集)的ISA(Instruction Set Architecture，指令集架构)的组合。其中，分片式处理器通过仅在相邻的芯之间布线来避免布线延迟的问题，从而即使芯数增加也能够保持操作速度高。另一方面，EDGE体系结构目的在于通过在执行节点处静态地配置指令、并且与数据流体系结构相同地在执行节点处操作数准备就绪时执行指令来使处理的平行度(parallelism)最大化。

如此，可以通过单独使用或者组合使用如上所述的计算机体系结构来并行处理多个指令。

引用列表

专利文献

专利文献1：日本特开2007-193430

非专利文献

非专利文献1：Doug Burger,et al.,Scaling to the End of Silicon with EDGE Architectures,IEEE Computer,vol.37,no.7,pp.44-55,July 2004

发明内容

发明要解决的问题

并行计算机能够通过使用数据驱动型体系结构来并行处理许多个指令。然而，由于数据驱动型体系结构使用与冯·诺依曼体系结构的指令集不同的指令集，因此无法原样使用冯·诺依曼型计算机所用的现有软件资源。

为了在并行计算机中使用现有软件资源，例如，需要用于根据冯·诺依曼型计算机所用的源程序来生成并行计算机所用的可执行代码的编译器技术。然而，在使用编译器技术的情况下的处理的平行度依赖于编译器的性能，并且平行度的提高导致编译器复杂化并且还导致编译时间增加。此外，在专利文献1中，为了使用程序处理装置来生成多处理器系统所用的可执行代码，需要预先向以诸如C语言等的高级语言描述的源程序添加线程描述。

此外，例如，需要用于在顺次解释冯·诺依曼型计算机所用的源程序时执行该源程序的解释器技术。然而，与编译器技术相同，处理的平行度的提高牵涉到导致解释器复杂化，并且可能导致解释器的操作速度下降。此外，即使没有导致编译器或解释器复杂化，也可能导致并行计算机自身复杂化或操作速度下降。

因而，为了在并行计算机中使用现有软件资源，并行计算机中的平行度的提高与成本增加的发生处于权衡关系。

用于解决问题的方案