[发明专利]防电磁干扰的保护装置

说明书

技术领域

本发明涉及一种用于减少有线（leitungsgebunden）干扰的保护装置，该保护装置具有保护电路作为电子电路的输入滤波器，其中，电子电路施加在多层印刷电路板上或至少部分地集成到该多层印刷电路板中，其中，电路的各个元件实施为在多层印刷电路板中的嵌入式结构。

背景技术

例如静电放电（ESD）的有线干扰，可能耦合输入到电子部件中和损坏这些电子部件。为了保护这些电路，采用大多由分立的组件所构建的所谓的阻隔结构（Abblockstrukturen）。

对此的示例是可变电阻、与电压有关的电阻、或布置在要保护的电路的耦合输入路径的开端处的火花隙。这些通常是昂贵的，并且部分地拥有大的位置需求。除此之外，放置在要保护的电路的输入端处的SMD电容器也是公知的，所述SMD电容器将耦合输入脉冲的一部分引向地。按照经验值对电容确定尺寸，但是这在实际上常常可能导致保护布线的非最佳的设计。此外，观察到一定的退化性能，即由于多次的脉冲负载而引起的电容减小和随之出现的阻隔能力损失。除了该效应之外，寄生的串联的电感可以防止随着脉冲沿耦合输入的载流子的迅速流走，由此装置的滤波特性变差。因此尤其是脉冲的高频分量一如既往地可以侵入要保护的电路。

在公开文献US 2005/0162790 A1中，例如描述了一种ESD保护装置，该保护装置具有在其间布置了不同的保护滤波器的输入端子和输出端子。

在多层构建的印刷电路板（PCB）情况下，在此期间公知所谓的嵌入式构件结构，其中，构件集成在印刷电路板上和内。此外，可以构成嵌入式电容器结构。若干IEEE出版物此外描述了这样的嵌入式电容器结构（例如Bruce Su等人的“AC coupled backplane communication using embedded capacitor”或Minjia Xu等人的“Power-Bus decoupling with embedded capacitance in printed circuit board design”）。在US专利文献6,351,880 B1中例如描述了一种用于制造集成在多层构建的衬底中的电容器元件的方法。

发明内容

本发明的任务是提供一种保护装置，用该保护装置尤其是在较高的频率时可以获得相对于有线干扰的改善的保护，以及可以实现与要保护电路的需要的抗干扰性的改善的适配。此外应避免在常规保护布线中的上述缺点。

通过权利要求1至8所述的特征来解决该任务。

根据本发明规定，由用低电感的印制导线结构互相耦合的至少两个电容的级联来形成保护电路，其中，电容构成为在多层印刷电路板上或内的嵌入式电容结构。该装置相对于分立装配的保护布线是有利的，因为以此尤其是在较高的频率时可以获得较好的滤波品质，使得也可以阻隔在1 GHz频率那侧的高频干扰分量。除了电容的尺寸确定之外，这因此尤其是可能的，因为通过将电容实施为嵌入式组件，可以实现特别低电感的耦合。由以下事实：即在多重脉冲负载情况下不发生退化，得出相对于常规保护布线的其它的优点。这样的阻隔结构嵌入PCB中还使得相对于分立装配期望改善的老化性能。因此此外可以实现具有小结构高度的紧凑的电路。对于有线干扰的所有可能的形式可以优化和采用该结构。

在一种可能的实施形式中，由一个接一个地连接的三个电容来形成保护电路，其中，低电感的印制导线结构分别具有模拟优化的线路长度。因此可以相对于许多不同干扰脉冲形状获得最佳的滤波特性。实现传输频率响应，该传输频率响应在二位数的MHz范围中的极限频率之上直至多个GHz范围中明显地在-10dB下伸展。

如果由用电容性面积元件和印制导线所组成的面积优化的装置来形成输入滤波器的滤波器结构，则在紧凑的结构尺寸方面是有利的。

为了可以在最小的位置需求情况下实现足够大的电容值，可以由第一和第二电极形成嵌入多层印刷电路板中的电容器结构，用于构成其层构造中的电容，所述电极分别通过电介质相间隔地与布置在电极之间的接地的导体层绝缘地布置。

如果由具有高介电值和高绝缘强度的原料形成在电极和接地的导体层之间的电介质，并且所述电介质分别具有小于150μm的层厚，则尤其是可以获得要追求的最小的位置需求。这样的特别薄的层的采用能够实现比较大的电容值。例如陶瓷PTFE复合原料（例如Rogers公司的Ro3010）适合于作为电介质，该电介质具有大约10的介电常数ε_r，并且尤其是在HF范围中具有非常好的材料特性。这样的材料还拥有用于制造印刷电路板的良好的可处理性。