[发明专利]处理器

说明书

技术领域

本发明涉及如下技术，在并行执行多个命令流的处理器中，一并实现针对一个命令流的性能保证和针对其它命令流的高响应性。

背景技术

近年来，为了提高对已被数字化的影像数据、声音数据等进行压缩/展开等的媒体处理的处理效率，在非专利文献1中公开了一种多线程处理器，通过同时执行多个程序来提高运算效率。

另外，作为采用多线程处理器的技术有专利文献1。在专利文献1中公开了这样的技术：针对多个命令流(线程)分别设定处理的优先次序，优先对优先次序高的命令流进行处理。根据这种技术，能够按命令流单位动态地实现所需要的处理性能，并且提高整体的处理效率。

现有技术文献

专利文献

专利文献1：日本特开平10-124316号公报

非专利文献

非专利文献1：“A Multithreaded Processor Architecture with Simultaneous Instruction Issuing”，In Proc.Of ISS’91：International Symposium on Supercomputing，Fukuoka，Japan，pp.87-96，November 1991

发明概要

发明要解决的问题

可是，需要处理的命令流包括诸如图像处理等那样要求在规定的时间之前结束处理、即要求性能保证的命令流，和进行针对来自用户的指示的处理的命令流(不必在规定的时间之前结束处理的命令流)。

针对这些命令流，在采用专利文献1公开的技术进行并行处理时，对于要求性能保证的命令流，为了保证在规定的时间之前结束处理，需要设定比其它命令流(不要求性能保证的命令流)高的优先次序。

这样，要求性能保证的命令流优先被执行，不要求性能保证的命令流不被执行，因而例如即使有来自用户的指示，到要求性能保证的命令流结束为止，也不进行与该指示相关的处理。因此，用户感觉到针对自己所作的指示的响应较慢，并感觉到不快。

另外，相反，为了加快对用户指示的响应，可以考虑使该命令所属的命令流的优先次序高于其它命令流(要求性能保证的命令流)，但若这样，对于要求性能保证的命令流，将不能保证在规定的时间内结束处理。

发明内容

因此，本发明正是鉴于上述问题而提出的，其目的在于，提供一种处理器、信息处理系统及方法，能够一并实现针对一个命令流的性能保证和针对其它命令流的高响应性。

用于解决问题的手段

为了达到上述目的，本发明提供一种具有L个(L为2以上的整数)运算器的处理器，其特征在于，具有：被分别输入M个(M为2以上的整数)命令流，包含M×Z个命令存储区域，以用来存储构成各命令流的Z个(Z为2以上的整数，且满足M×Z为L以上)命令；顺序信息保存单元，保存顺序信息，该顺序信息是对所述命令缓冲器内的所述M×Z个命令存储区域赋予了顺序的信息；提取单元，用于提取在所述命令缓冲器的所述M×Z个命令存储区域中存储的命令；以及控制单元，使所述提取单元按照基于所述顺序信息的顺序，从在所述M×Z个命令存储区域中存储的成为可执行状态的所有命令中提取L个命令，并将提取出的每个命令输入到不同运算器中。

发明效果

根据以上所述的结构，根据对M×Z个命令存储区域赋予了顺序的顺序信息，从在M×Z个命令存储区域中存储的成为可执行状态的所有命令中提取L个命令，因而处理器能够同时提取一个命令流的命令和其它命令流的命令。因此，例如，在一个命令流是要求性能保证的命令流、其它命令流是不要求性能保证的命令流的情况下，由于其它命令流的命令不需要等待一个命令流结束，因而处理器能够一并实现针对一个命令流的性能保证和针对其它命令流的高响应性。

附图说明

图1是表示处理器10的结构的图。

图2是表示各命令缓冲器103～105及发行命令确定部106的结构的图。

图3是表示命令发行前和发行后的命令缓冲器的保存内容的变化的图。

图4是表示优先度信息表300的数据结构的一例的图。

图5是表示在第1实施方式中确定应发行的命令的处理的动作的流程图。

图6是表示在第1实施方式中进行了采用第1命令流和第2命令流的并行处理的情况下各命令的分配(发行)的动作示意的图。

图7是表示处理器10a的结构的图。

图8是表示各命令缓冲器603～605及发行命令确定部606的结构的图。