[发明专利]用于切换式电容器Σ-Δ调制器的2阶段增益校准与缩放方案

说明书

相关申请案交叉参考

本申请案主张2009年7月16日提出申请、标题为“(TWO-PHASE CALIBRATION AND SCALING METHOD，SYSTEM AND APPARATUS FOR SWITCHED-CAPACITOR SIGMA-DELTA MODULATOR)用于切换式电容器∑-Δ调制器的两阶段校准与缩放方法、系统及设备”的第61/226,049号美国临时申请案的权益，所述临时申请案以全文引用的方式并入本文中。

技术领域

本发明涉及模/数转换器，特定来说涉及∑-Δ调制器，且更特定来说涉及一种在无对转换时间的惩罚的情况下减小由于∑-Δ调制器中不匹配电容器的影响所致的增益误差的方式。

背景技术

当今，模/数转换器(ADC)在用于消费型应用、工业应用等的电子器件中广泛使用。通常，模/数转换器包含用于接收模拟输入信号并输出与所述模拟输入信号成比例的数字值的电路。此数字输出值通常呈并行字或串行数字位串的形式。存在许多类型的模/数转换方案，例如电压/频率转换、电荷再分布、Δ调制以及其它方案。通常，这些转换方案中的每一者均具有其优点及缺点。已经历日益增加的使用的一种类型的模/数转换器为切换式电容器∑-Δ转换器。

图1A展示∑-ΔADC的原理框图。环路滤波器10接收模拟输入值且连接到量化器20。所述量化器可产生单位输出或在其它实施例中可操作以产生可编码于n位的位流中的多个相异输出电平。将此单位输出或n位的位流反馈到DAC 30，DAC 30产生馈送到环路滤波器10的输出信号。在∑-Δ模/数转换器(ADC)中，位流(1位或多位)通常接着由数字抽取滤波器处理以产生表示输入信号的经抽取较高分辨率数字字。

在∑-Δ转换器中使用的任何高阶∑-Δ调制器的稳定输入范围限制于参考电压的一分数。在此稳定输入范围之外，误差变得非常大且调制器给出错误的结果。因此，信号必须衰减以保持在此稳定输入范围中(S/R＜1)，其中S为信号电压且R为参考电压。最小衰减取决于调制器阶数及DAC中的电平数目，其通常为具有较大调制器阶数且具有较低数目个DAC电平的较大衰减。为了实现最终增益1，可在数字区段中补偿信号衰减。图1B展示取决于三阶1位∑-Δ调制器的经正规化差分输入值的量化噪声的分布的实例。此处，输入信号必须衰减到标称值的2/3以确保低噪声。高于此范围，调制器就变得不稳定。

在Δ-∑调制器的环路滤波器内部的电容器(或用于差分电压的电容器对)上对输入及DAC电压进行取样。然而，如果这些电压是在不同电容器上取样的，那么电容器的不匹配误差将在∑-ΔADC的输出结果上产生增益误差。为了防止此不匹配，解决方案之一是在相同电容器上对信号及DAC电压进行取样，以此方式不存在不匹配误差且消除了增益误差。然而，由于需要以S/R＜1比率按比例缩放输入，因此针对信号及DAC电压的电容器的大小必须不同。此技术的其它缺点是，无法在一个电容器上对两个电压进行取样，因此输入信号及DAC电压的取样必须一个接一个地完成，从而导致4阶段系统：2个阶段用以取样及传送来自输入信号的电荷，且接着2个阶段用以取样及传送来自DAC电压的电荷。此4阶段系统较不高效，因为取样是连续完成的且消耗比在并行完成DAC电压及输入电压取样的情况下更多的时间。

∑-Δ调制器的当今技术水准为实现低百万分率(ppm)水平的增益误差且减少用于对DAC及输入信号电压进行取样的电容器的不匹配的影响，将取样电容器划分成R个群组的相同大小电容器。在每一取样时，在前两个阶段期间使用若干个电容器群组S(其中S≤R)取样及传送输入信号电压。同时，R-S个电容器群组正对共模电压信号(或单端电路的接地)进行取样，所述信号对所传送总电荷的贡献为零。在最后两个阶段期间使用所有R个电容器群组来取样及传送DAC电压。此处通过使用此技术良好地实现S/R比率。为了使不匹配效应最小化，以某一序列在每一取样时在R个群组当中不同地选择S个电容器群组，使得所有R个电容器群组在某一时间周期之后已对输入信号取样相同量的次数。此序列是使输入电容器(对输入电压进行取样的电容器)旋转以对不匹配误差求平均，且如果针对某一量的取样完成平均值，那么此技术可将增益误差显著减小到低的ppm水平。

然而，每取样需要四个步骤(阶段)限制∑-Δ调制器的取样速率，及/或需要∑-Δ调制器的更加快速的操作速度(更快速计时及更高频率操作组件，其功率使用随之增加)以在所要的时间帧中完成信号转换。因此，需要一种∑-Δ调制器，其具有可使用仅两个阶段而非四个阶段的较快速取样速率且具有较小功率消耗同时维持非常低的增益误差