[实用新型]一种处理器应用程序动态加载系统

说明书

技术领域

本实用新型涉及一种可对处理器应用程序进行动态加载的系统。

背景技术

诸如陆、海、空敌我识别、通信导航、电子对抗、导弹跟踪等功能都是由独立的电子设备实现的，如无线电高度表、敌我识别器、塔康设备、DME设备。这些分立的电子设备都属于无线电通信系统，其系统构成大同小异，由执行特定应用程序的处理器实现其功能。典型地，所述处理器可以是数字信号处理器（DSP）、ARM处理器等微控制器、现场可编程门阵列（FPGA）、PowerPC，或者PC等当中采用的通用处理器。

在这些分立式电子设备中，其应用程序放置在外部存储器中，上电时将其加载至处理器内部或外部存储器中运行，设备运行的软件固定，实现的功能单一，不能够根据需要动态配置、增加、改变其功能，要实现多种功能必须同时装备多个分立设备。

但是，使用多个分立式设备实现多种功能存在一定缺陷，如：系统重量大大增加、资源浪费严重、生产成本高、灵活性低、维护性差、在线升级难等，且其中一个设备故障，无法用其它设备的资源代替。随着军事现代化的发展，综合化、模块化趋势越来越重要，要求将硬件结构相似的设备综合化设计，使用相同的硬件资源，如：接收模块、激励模块、功放模块、天线模块等，在通用信号处理模块内，通过加载不同应用程序实现不同功能。因此，需要一种能够对处理器程序进行动态加载的系统满足系统的综合化设计。

发明内容

为了克服目前电子设备功能固定、功能单一、灵活性差等弱点，本实用新型的目的在于提供一种处理器应用程序动态加载系统。

为了实现所述目的，本实用新型提供一种处理器应用程序动态加载硬件系统。该系统硬件包括DSP处理器，FPGA处理器，CPLD，外部FLASH存储器，外部SDRAM存储器，接口芯片和电源，DSP处理器分别与所述这些部件连接。 一种处理器应用程序动态加载系统，其特征在于，该系统包括DSP处理器（11）、FPGA（17）处理器、CPLD（16）、FLASH存储器（13）、SDRAM存储器（12）、接口（14）芯片及外围电路构成，其中，DSP处理器（11）分别与FLASH存储器（13）、SDRAM存储器（12）、CPLD（16）、接口（14）芯片相连；FPGA（17）处理器与CPLD（16）相连；DSP处理器（11）的引导程序与管理程序保存在FLASH存储器（13）中；各DSP处理器（11）、FPGA（17）处理器应用程序保存在FLASH存储器（13）中；其中所述DSP处理器（11）是可运行软件的处理器DSP或ARM或PowerPC或单片机或通用PC处理器或可编程逻辑器件的处理器FPGA。其中FLASH存储器（13）是Nand FLASH或Nor FLASH或EEPROM或SD卡或CF卡或硬盘或通用半导体存储介质。该处理器应用程序动态加载系统，其中SDRAM存储器（12）是RAM或SDRAM或DDR等。

本实用新型的方法采用的技术包括：使用管理程序实现FPGA应用程序、DSP应用程序的动态加载与在线升级；使用DSP技术实现引导程序、管理程序、应用程序之间的跳转，完成动态加载功能；使用CPLD接管FPGA配置总线，配合DSP实现FPGA的应用程序加载。

本实用新型人发现利用DSP技术与特定的处理过程可以对处理器应用程序进行动态加载，并且兼容通用的信号处理硬件结构。典型地，大部分DSP处理器加电后会自动从外部存储器加载引导程序执行，引导程序一般较小，如在TMSC3206000系列中为1K字节，引导程序仅搬移管理程序至DSP内存中执行。管理程序常驻内存，用于应用程序动态加载、软件在线升级等功能。管理程序可根据系统指令从外部FLASH中加载指定的FPGA应用程序至FPGA，然后再对自身完成应用程序加载，管理程序还可根据系统指令，对外部FLASH内的软件进行在线升级、更新、扩展。应用程序为系统功能程序，其存储在外部FLASH存储器中，在FPGA和DSP的内存中运行。DSP功能程序在正常运行过程中，若接收到功能切换的指令，则调用功能切换函数，加载指定的FPGA和DSP程序。加载的过程是：首先DSP从FLASH中读出FPGA程序代码，然后通过DSP总线和CPLD中的加载控制单元来实现FPGA程序的加载。最后管理程序进行DSP自身功能程序的二次加载，二次加载完成后，DSP运行其新的功能软件。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：