[实用新型]一种降低磁盘阵列上电瞬间功耗的装置

说明书

技术领域

本发明涉及到计算机存储技术领域，具体涉及一种降低磁盘阵列上电瞬间功耗的装置。

背景技术

通常硬盘在上电启动的时候，瞬间的电流是满载工作的一倍以上。常规的3.5寸硬盘正常工作功耗在12W~14W左右，SAS硬盘则会更高，所以在上电瞬间单块普通硬盘功耗至少在25W以上，SAS硬盘则更高最高可达50W以上。在海量存储应用中单个阵列柜的磁盘通常都在12~24个之间，通常为了保证系统的可靠运行，不得不在为阵列柜配备大功率的冗余电源，如使用SATA硬盘时，12盘位的至少配备两个300W冗余电源，24盘位至少配备600W冗余电源；采用SAS硬盘时电源的要求更高，直接导致设备成本居高不下；有些供应商为了降低成本在选用电源时只考虑硬盘在正常工作下的稳态功耗，上电瞬间的瞬间大功率完全靠电源本身设计的峰值功率来维持，该种方案难免在长期使用后出现电源故障及上电后发现莫名的丢盘造成不必要的损失。

实用新型内容

有鉴于此，为了解决上述问题，本实用新型提出一种降低磁盘阵列上电瞬间功耗的装置，可降低磁盘阵列在上电瞬间所需的功耗，使用满足磁盘阵列正常工作的电源支持下即可保证系统的稳定性。

本实用新型的目的是这样实现的：一种降低磁盘阵列上电瞬间功耗的装置，包括一个微控制器和至少一个串行位移逻辑器件，串行位移逻辑器件的控制信号输入端与微控制器的控制信号输出端电连接，串行位移逻辑器件的控制信号输出端用于与磁盘电源开关电路的控制端电连接。

进一步，所述微控制器为单片机；

进一步，所述串行位移逻辑器件为并行输出/串行输入位移寄存器；

进一步，所述串行位移逻辑器件为多个，多个串行位移逻辑器件之间依次级联。

本实用新型相对于现有技术，具有如下优点：采用微控制器和至少一个串行位移逻辑器件进行控制，可采取分时、分批上电方式使磁盘上电瞬间产生的功耗错峰，在上级(组)磁盘稳定后再进行下一级(组)磁盘的上电，减少磁盘上电瞬间峰值功耗对电源功率的需求。本系统采用电子开关对后端磁盘的上电进行控制，同时该电子开关电路串联在磁盘供电电路中。微控制器和并行输出的串行位移逻辑器件均为独立组件，可兼容所有的磁盘阵列及多磁盘应用的系统，无需对系统软件架构做任何的改动。前端采用的MCU和并行输出的串行位移逻辑器件负责电子开关闭合之间的间隔时间控制和保持。通过多个并行输出串行的串行位移逻辑器件进行级联，可满足更多的磁盘应用。

附图说明

为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步的详细描述：

图1示出了本实用新型降低磁盘阵列上电瞬间功耗的装置的结构示意图；

图2示出了本实用新型降低磁盘阵列上电瞬间功耗的装置的控制流程示意图。

具体实施方式

以下将参照附图，对本实用新型的优选实施例进行详细的描述。

参见图1，降低磁盘阵列上电瞬间功耗的装置，磁盘阵列错峰上电控制系统，包括一个微控制器MCU和多个串行位移逻辑器件，所述多个串行位移逻辑器件之间依次级联，串行位移逻辑器件的控制信号输入端与微控制器的控制信号输出端电连接，串行位移逻辑器件的控制信号输出端用于连接磁盘(硬盘)的开关电路的控制端；所述微控制器可采用单片机或其它为控制器；所述串行位移逻辑器件采用并行输出/串行输入位移寄存器，如sn74hc164。串行位移逻辑器件根据MCU发送的CLK周期进行的串行位移，并行输出进行控制，所述CLK的周期为硬盘上电后趋于稳定的时间间隔，CLK及CLR#统一由MCU提供，数据位(A/B)，第一级由MCU提供，次级由上一级的最后一个输出作为数据为的输入。

参见图2，磁盘阵列上电后，MCU开始初始化，CLK为低，CLR#为低，数据A/B为低，此时串行位移逻辑器件输出为低，电子开关电路呈开路状态，磁盘后端无供电。

MCU初始化完成后CLR# Pin发出由低变高的跳变、CLK按照设定的周期间隔进行跳变(如1S)，数据A/B信号由低变高，并持续保持状态。

串行位移逻辑器件收到MCU发送的信号后，在数据A/B变高后的第一个CLK周期上升沿输出Q1为高电平。电子开关电路接收到串行位移逻辑器件发送过来的高电平后将主电源的电源信号传送给第一个(第一组)磁盘，第一个(第一组)磁盘开始供电。