[实用新型]一种真随机比特流发生器

权利要求书

1.一种真随机比特流发生器，其特征在于：具有用于提取稳压二极管两端噪声的随机噪声提取模块(1)以及比特流输出模块(2)，所述的随机噪声提取模块(1)的输出端连接比特流输出模块(2)的输入端，所述的比特流输出模块(2)的输出端输出真随机比特流。

2.如权利要求1所述的真随机比特流发生器，其特征在于：所述的随机噪声提取模块(1)由N路电路结构相同的随机数字噪声发生器构成，并具有相对应的N个输出端，其中N为大于1的正整数。

3.如权利要求1所述的真随机比特流发生器，其特征在于：所述的比特流输出模块(2)包括多路数字噪声信号运算电路(21)和比特流输出采样电路(22)。

4.如权利要求1或2所述的真随机比特流发生器，其特征在于：所述的随机数字噪声发生器包括稳压二极管(111)、偏流调节电阻器(112)、由电阻与电容构成的低通滤波器(113)和比较器(114)。

5.如权利要求1或2或3所述的真随机比特流发生器，其特征在于：所述的多路数字噪声信号运算电路(21)包括一个M输入异或门，其中M为1≤M＜N的正整数，所述的M输入异或门的M个输入端分别连接到随机噪声提取模块(1)相对应的任意M路输出端，所述的随机噪声提取模块(1)除M路输出端外的剩余输出端与多路数字噪声信号运算电路(21)中的另一个多输入异或门的输入端相对应连接。

6.如权利要求1或2或3所述的真随机比特流发生器，其特征在于：所述的比特流输出采样电路(22)具有JK触发器，所述的JK触发器的第一输入端J端与M输入异或门的输出端相连接，所述的JK触发器的第二输入端K端与另一个多输入异或门的输出端相连接，JK触发器的时钟输入端CLK端连接外部输入的采样时钟信号，JK触发器的Q端输出真随机比特流数据。