[实用新型]FPGA快速重构电路模块

说明书

技术领域

本实用新型涉及一种可编程门阵列芯片(FPGA)实现快速重构的电路模块。

背景技术

目前，ALTERA的FPGA的配置主要有以下几种模式：FPP：Fast PassiveParallel快速从并模式；AS：Active Serial主串模式；PS：Passive Serial从串模式；JTAG：边界扫描模式

在工程应用中，传统FPGA配置电路中只使用一块配置芯片的模式，由于设计的复杂性，以及可编程门阵列芯片(FPGA)资源的有限，在一个系统中同一片FPGA通常需要加载几种不同的配置文件，来满足更复杂系统的可重构的要求。为了解决这个问题，通常采用的方式是利用外部CPU通过PS等模式直接将配置数据写入配置芯片或者fpga。但这种方式存在以下缺点：1.FPGA需要外部CPU的数据总线控制线连接，外部电路较复杂。2，开发周期较长，需要专门写与配置模式相对应的程序代码，并进行调试。3.配置时间较长；4。配置可靠性不高，影响配置成功的外部因素较多。

发明内容

为了克服在实际应用中FPGA所出现的上述问题，本实用新型提供一种电路简单，配置灵活，切换速度快，可靠性高的FPGA快速重构电路模块。

本实用新型的所采用的具体技术方案是：一种FPGA快速重构电路，包括，一块接地并连接电源的可编程门阵列芯片(FPGA)，其特征在于，在所述FPGA的输入端电连接有两块AS模式串行配置芯片，该两块配置芯片的片选信号通过相连的切换开关连接到FPGA上。

本实用新型的有益效果是：

本实用新型一改传统FPGA配置电路中只使用一块配置芯片的模式，在ALTERA公司的FPGA外部以AS模式接两块串行配置芯片，通过改变FPGA控制信号及配置芯片的片选信号，快速的切换两块配置芯片，并由FPGA以AS模式加载切换的配置芯片中的内容。通过改变FPGA和配置芯片的控制信号，达到FPGA内容能够根据用户需求快速切换的功能。大大提高了FPGA配置的灵活性，节省了资源，不仅使用简单，成本较低，可靠性高，并且配置切换速度快。保证了在复杂系统应用中，对FPGA较高的可重构要求。从而解决了现有技术FPGA需要外部CPU的数据总线控制线连接，外部电路较复杂的问题，并具有如下优点：

1.电路简单，配置灵活。采用的是AS配置模式，两片配置芯片与fpga的连线简单，数据传输方式全部是串行，数据线较少，简化了的PCB的设计。也不需要外接在其他配置模式下所必须使用的MUC等控制器。

2.电路配置比特流的加载是由fpga自动内部加载，切换速度快，可靠性高。

3.易于实现，不需要编写额外的复杂程序代码。

附图说明

图1是本实用新型FPGA快速重构电路模块的电路示意图。

具体实施方式

下面结合附图和实施例对本实用新型进一步说明。以AS模式串行连接的EPCS1、EPCS4，EPCS16，EPCS64，EPCS128等型号的配置芯片，

在图1描述的FPGA快速重构电路模块中。FPGA可以是按照其使用手册连接电源外围电路的可编程门阵列芯片(FPGA)，其配置输入引脚端电连接两块以AS模式串行连接的ALTERA专用配置芯片。ALTERA芯片可以是EPCS_A和EPCS_B。该两块配置芯片EPCS_A和EPCS_B的片选信号通过切换开关S1连接到FPGA上。其他相关信号线直接连接。FPGA的模式选择设为AS模式，如图中MSEL[0:3]的连接方式。两片FPGA的配置芯片EPCS_A和EPCS_B，按照如图方式与ALTERA FPGA连接。通过改变FPGA控制信号及配置芯片的片选信号，可以快速地切换两块配置芯片，并由FPGA以AS模式加载切换的配置芯片EPCS_A和EPCS_B中的内容。当需要切换不同配置芯片中的比特流时，先复位FPGA，然后切换配置芯片EPCS_A和EPCS_B片选信号，选择所需要切换的配置芯片，再使FPGA复位信号无效。

在使用时，首先将FPGA不同的配置bit流文件，分别烧写到配置芯片EPCS_A和EPCS_B中。当需要切换不同配置芯片中的比特流时，先拉底FPGA的nCONFIG复位FPGA，然后切换开关S1，选择所需要切换的配置芯片EPCS_A或EPCS_B，再拉高nCONFIG引脚。这时，FPGA将开始以AS模式迅速加载指定配置芯片中的内容。