[发明专利]局部仿真环境中从源指令集架构代码向转换后代码的转换

说明书

背景技术

现代微处理器是大多数计算机系统的核心。通常，这些处理器通过接收指令并响应于这些指令来执行操作而工作。对于应用程序和操作系统(OS)的活动，可在处理器中接收指令，然后该处理器将这些指令解码成适合在处理器硬件上执行的、一个或多个更小的通常称为微指令(uops)的操作。一些处理器缺少用于直接执行某个指令集架构(ISA)的指令的硬件部件。由于这个原因，指令被解码成能够在硬件上直接执行的uops。

一个可选的实现方式是使用共设计(co-designed)虚拟机(VM)，在该共设计虚拟机中，结合处理器硬件来设计仿真软件层。共设计VM实现被称为源ISA的标准ISA，例如x86 ISA。包括OS和应用程序的常规软件被编译成源ISA。继而，共设计VM的硬件实现目标ISA，该目标ISA针对具有特殊性能和/或能效特征的给定硬件实现而被专门设计。目标ISA与uops处于同一等级，并可等同于uops集。

属于共设计VM的仿真软件通过解释应用程序/OS源ISA软件或者通过将应用程序/OS源ISA软件直接转换成优化的目标指令序列来指示应用程序/OS源ISA软件的执行。这种转换保证了性能增益和/或改善的能效。

仿真过程通常如下进行。当第一次遇到代码(源ISA指令)时，对该代码进行解释。然后，当通过动态概要描述或某个其他方式发现被频繁执行的代码区(热点)时，可将它们转换成目标ISA。经常将优化作为转换过程的一部分来执行；并可以在后面进一步优化被非常频繁使用的代码。将已转换的代码区保存在转换高速缓存中，以便能够再次使用这些代码。转换高速缓存由仿真软件来管理，并且保存在对所有应用程序/OS软件隐藏的存储器的扇区中。应用程序/OS软件保存在常规(可见)存储器中。

前面提到的采用共设计VM的处理器实现使用全仿真，其中仿真软件仿真所有的应用程序/OS软件。全仿真的一个缺点是在执行代码之前必须首先对所有代码进行解释和/或转换，当第一次遇到一个软件区时，这会导致低性能。

附图说明

图1是根据本发明一个实施方式的包括处理器和存储器的共设计环境的框图。

图2是根据本发明一个实施方式的仿真引擎的部件的框图。

图3是根据本发明一个实施方式的方法的流程图。

图4A示出了根据本发明一个实施方式的转换后援缓冲器(TLB)条目。

图4B示出了根据本发明另一实施方式的可选的TLB条目。

图5是根据本发明一个实施方式的比特矢量结构和TLB的框图。

图6是根据本发明一个实施方式的用于访问直接哈希表的直接哈希操作的框图。

图7是根据本发明一个实施方式的处理器的框图。

图8是示出了根据本发明一个实施方式的操作的框图。

图9是根据本发明另一实施方式的处理器的框图。

图10是根据本发明一个实施方式的仿真引擎的操作的流程图。

图11是根据本发明一个实施方式的系统的框图。

具体实施方式

在各种实施方式中，局部仿真可在诸如共设计微处理器这样的处理器中实现。为了实现局部仿真，处理器可具有两种模式，即第一模式和第二模式。在第一模式中，处理器直接执行源ISA的指令，在一个实施方式中，源ISA的指令可以是源ISA代码(例如，用于英特尔体系架构(IA)^TM处理器的ISA的x86代码)，在第二模式中，处理器执行目标ISA的指令(并且其可处于uop等级，绕开处理器的指令解码器)，目标ISA的指令可以是存储在诸如代码高速缓存这样的转换高速缓存中的转换和优化后的代码。如本文所使用的，第一模式可被称为“直接模式”或“直接执行模式”，第二模式可被称为“仿真模式”或“仿真执行模式”。

这样，在通常的方式中，可经由uops来提取并直接执行应用程序/OS软件的一些部分，而应用程序/OS软件的其他部分则通过转换成目标指令集得到仿真。该过程称为局部仿真。通过采用局部仿真，可首先采用良好的性能来直接执行软件，并然后基于概要信息，将所选择的被频繁执行的区域转换并存储在转换高速缓存中。该方法具有在第一次遇到软件时避免性能损失、同时为被频繁执行的软件提供性能和/或功效增益的优点。