[发明专利]用于FPGA映射的电路改写指令系统

说明书

技术领域

本发明属于电子设计自动化（Electronic Design Automation, EDA）技术领域，具体涉及一种FPGA映射的电路改写指令系统。

背景技术

随着电路规模的不断增大，电子电路设计必须使用EDA软件进行辅助设计。而在EDA软件自身的设计过程中，由于用户的要求是多种多样，设计出一种能够灵活处理用户不同请求的EDA软件越发困难。

目前电子产品的更新速度越来越快，要在短时间内开发出一种满足用户要求的电路芯片，设计厂商经常采用现场可编程门阵列（Field Programmable Gate Array，FPGA）进行原型设计。FPGA芯片结构[1]包括可编程逻辑块（Configurable Logic Block，CLB）、可编程输入输出（IOB）和可编程互连，具有电路功能可重配置、开发周期短、设计成本低等优点。FPGA的软件设计流程主要包括：逻辑综合，工艺映射，装箱，布局和布线。其中装箱是根据目标芯片的功能配置对工艺映射后的电路进行划分，再映射到芯片的可编程逻辑块中。这个过程严重依赖于目标芯片结构，对于不同的FPGA芯片，要采用不同的装箱算法，这就对装箱模块的程序设计提出很大的挑战[2]。

目前普遍采用的方法是针对不同的芯片结构编写一套相应的代码，但是这样代码的可重用性差，软件开发效率低下。本发明提出的电路改写指令系统可以很好的解决这个问题，程序代码主要是对指令系统的解析和执行，所有电路改写过程都由指令指导程序进行。这样就能实现在不用修改程序的前提下，只需改动不同的指令描述，就能实现对不同目标芯片的装箱工作。

参考文献

[1] Betz V, Rose J, Marquardt A. 深亚微米FPGA结构与CAD设计[M]. 王伶俐等, 译. 北京: 电子工业出版社, 2008。

[2] 龚爱慧，等.CSPack：采用CSP图匹配的新型装箱算法[J]. 计算机辅助设计与图形学学报，2010，22（11）：1998-2003。 

Jinmei. Circuit design of a novel FPGA chip FDP2008 [J]. Journal of Semiconductors, 2009,30(11): 115009-6。

发明内容

本发明的目的在于提出一种用于FPGA映射的电路改写指令系统，通过这套指令系统，EDA软件可以在避免修改代码的情况下完成各种目标电路的改写。

这套指令系统的提出基于一个前提，那就是每个电路的改写过程都可以分解为一些简单的子过程的集合，而这些简单的子过程有着很大的重复性和通用性，比如断开线网，连接线网等操作。因此只要将具有通用性的这些操作提取出来，归纳成文字描述的形式，就形成了指令系统中的基本指令。

本发明提出的指令系统包括测试指令和操作指令两类：测试指令用于过程控制，通过对电路特征的分析判断来决定采用不同的改写策略；操作指令则是描述具体的电路改写方法。操作指令必须要包含在测试指令之中。

指令格式包含两部分：指令名和参数列表，指令名后跟一对圆括号，参数列表放在圆括号之中，每个参数用逗号分割。测试指令之前还可以加上取反操作符，表示对测试结果的取反。

通用的指令格式表示为：

instr_name (param1, param2, …) 或者

! instr_name (param1, param2, …)

由于电路网表具有层次化结构，这里定义“.”来描述对低层次结构的引用。比如一个触发器DFF具有不同的端口：CLK，RST，D，Q，分别表示时钟端，复位端，数据输入端，数据输出端。要引用触发器器件的时钟端，可以描述为DFF.CLK。此外器件上通常保存有某种属性property，这些属性可以用一组（key, value）对来表示，例如对于触发器的初始状态为0还是1，可以这样描述INIT::0或者INIT::1，INIT是触发器的初始状态属性，0和1为值，用“::”隔开。

指令中用到的一些名称说明：type，网表中的器件类型，比如触发器类型DFF；inst，网表中的具体器件名称，比如一个触发器实例dff1（类型为DFF）；pin，器件上端口的名称，比如时钟端CLK；net，网表中的线网名称；lib，描述器件原型的库文件。

1，测试指令集合：

1）true

用法：true

说明：测试指令的结果始终为真，一般将一些必须要执行的操作指令包含在这个指令范围内。不带任何参数。