[发明专利]一种并发选收逆反双向2M环及其设计方法有效
申请号: | 201010547264.0 | 申请日: | 2010-11-16 |
公开(公告)号: | CN102006213A | 公开(公告)日: | 2011-04-06 |
发明(设计)人: | 任忠惠;金兰;钱成磊;张婷;戴海荣 | 申请(专利权)人: | 杭州初灵信息技术股份有限公司 |
主分类号: | H04L12/42 | 分类号: | H04L12/42;H04L12/24 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 杜军 |
地址: | 310053 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并发 选收 逆反 双向 及其 设计 方法 | ||
技术领域
本发明属于SDH数据通信及环路网络架构技术领域,涉及一种并发选收逆反双向2M环及其设计方法。
背景技术
目前运营商的基站信息化改造及动环监控项目中,以SDH(同步传输体系)下2M为介质的传输方式一般有三种:点对点2M形式传输方式、基于BSC(基站控制器)和BTS(基站收发器)的后插64K抽时隙方式及2M环组网方式。其中在2M资源相对紧张又要求监控独立传输组网的情况下往往采用2M环组网方式。在2M环组网中,中心和节点间应用2M彼此相连,各节点共用2M带宽,一般需要采集串口数据和以太数据。在各种2M环形组网方式的传输系统中,有按照时隙为单位分别抽取串口数据和以太数据到2M环中心设备形式的,也有采用以太网交换机层层级联组成环并在中心选择其中一个端口收敛的,其本质设计方法都是链形的,即便物理上成为环形但逻辑上是按照链形工作的。这样的设计不能够真正实现2M环的双向传输与环保护,只能实现链形保护,并且不能够实现单环组网。
发明内容
本发明的目的在于针对现有技术的不足,提供一种并发选收逆反双向2M环及其设计方法。
为了实现上述发明目的,本发明采用的技术方案如下:
一种并发选收逆反双向2M环,在2M环组网中,中心节点和各基站节点通过2M通道相连,所有2M通道的外侧和内侧分别构成一个逻辑通道,外侧和内侧的逻辑通道在方向上是互为逆反的;外侧逻辑通道以及内侧逻辑通道均以时隙为单位分成三部分,包括网管、下行和上行,外侧逻辑通道和内侧逻辑通道中的任一逻辑通道均可实现中心节点与基站节点间的双向非一致路由的传输,外侧逻辑通道和内侧逻辑通道同时工作就可实现并发选收逆反双向的2M环;采用环保护机制确保2M环数据传输的可靠性。
所述的外侧逻辑通道以及内侧逻辑通道均以时隙为单位分成三部分的方法采用的是FPGA设计技术,按照G.704标准将2M通道的时隙细分:第31时隙被固定用于网管;第1~N个(N为时隙号,1≤N≤30)时隙定义为上行,即从各基站节点向中心节点的方向;第N~30时隙定义为下行,既从中心节点到基站节点方向。
一种并发选收逆反双向2M环的设计方法具体包括网管设计机制、环保护机制和数据选择机制。
所述的网管设计机制具体是:
中心节点在2M环路上的第31时隙以16个字节为单位建立自定义短帧,每连续的16个短帧为一个节点周期T1,每连续的32个节点周期为一个环路周期T2,由一个字节传递的时间为一个2M帧周期即125us,则一个节点周期T1=16×125μs×16=32ms,一个环路周期T2=32×T1=1024ms,其包含的节点周期的序号为0~31,每一节点周期的短帧序号为0~15。
序号为0~30的节点周期的第0号短帧为网络结构获取帧,用于获取网络结构的节点ID和状态;第8号短帧用于节点控制,包含被控制节点的ID信息和控制信息;第1~7号短帧及第9~15号短帧用于环路节点的自定义开销。
序号为31的节点周期的第0号短帧和第8号短帧用于系统广播,实现整个环路一致性操作的控制;第1~7号短帧及第9~15号短帧用于环路节点的自定义开销。
各基站节点通过2M通道与中心及彼此间相连,具有上连2M端口和下连2M端口,节点处理数据的方式为时钟续传和沿路分插复用方式,既接收到的数据如果本节点不使用则从另外2M端口发送出去,即数据流方向为上连2M端口RX(接收端)到下连2M端口TX(发送端)、下连2M端口RX到上连2M端口TX;当节点接收到网管数据后,依次在环路周期T2的第0~30号节点周期内提取网络结构获取帧,如果某网络获取帧已经承载了某节点的ID和状态信息,本节点对此网络获取帧不做任何处理,如果该网络获取帧没有承载任何信息,则将本节点的ID及状态信息在该网络获取帧上载,并且设置已上载标志,确保在T2周期结束之前不重复上载本节点的ID及状态信息。按此方法,环路周期T2结束后任一侧的2M逻辑通道都能够获取到完整的网络结构信息,并分别由逆反环传送回中心。
所述的环保护机制由如下步骤实现:
步骤1.节点端口产生接收同步告警或2M自环告警信号;
步骤2.在FPGA芯片内部将该节点端口的TX和RX短接,既在内部实现环回,使从中心传递到该节点端口的数据信号在此处调头向中心路由;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州初灵信息技术股份有限公司,未经杭州初灵信息技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010547264.0/2.html,转载请声明来源钻瓜专利网。