[发明专利]电源电路

权利要求书

1.一种电源电路，其特征在于，包括：

电压输出装置用于产生输出电压；

寄生电阻，连接于所述电压输出装置的输出端和外界负载之间，所述寄生电阻的两端产生电压降；

补偿电路，与所述电压输出装置的输出端相连，用于产生补偿电压，所述补偿电压加载到所述电压输出装置上，以抵消所述寄生电阻产生的电压降，使得在所述负载接入端获得的电压和所述电压输出装置产生的输出电压大致相等。

2.根据权利要求1所述的电路，其特征在于，所述补偿电路包括第一电阻和补偿电流产生电路，所述第一电阻连接于所述电压输出装置的输出端与所述补偿电流产生电路之间，其中：所述补偿电流产生电路，用于产生与流经所述寄生电阻的电流成第一比例关系的补偿电流，所述补偿电流流经所述第一电阻后产生所述补偿电压；根据所述寄生电阻和第一电阻的阻值间的第二比例关系，使得所述补偿电压大致等于所述寄生电阻两端产生的电压。

3.根据权利要求2所述的电路，其特征在于，

所述电压输出装置包括：参考电压提供装置、运算放大器OP和第一PMOS晶体管；其中：所述运算放大器OP具有正输入端、负输入端和输出端，第一PMOS晶体管的源极连接电源电压；第一PMOS晶体管的栅极与运算放大器OP的输出端连接；第一PMOS晶体管的漏极提供所述电压输出装置的输出电压；

运算放大器OP的负输入端与参考电压提供装置连接，以接受参考电压；运算放大器OP的正输入端与第一PMOS晶体管的漏极之间串联连接第一电阻；运算放大器OP的正输入端还通过第二电阻接公共地端，运算放大器OP的输出端与第一PMOS晶体管的栅极连接，第一PMOS晶体管的源极接收输入的电源电压。第一PMOS晶体管的漏极通过寄生电阻与外界负载连接，进而给负载提供输出电流。

4.根据权利要求3所述的电路，其特征在于，所述补偿电流产生电路包括：第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管；

第二PMOS晶体管的栅极与第一PMOS晶体管的栅极连接，第二PMOS晶体管的源极与第一PMOS晶体管的源极连接，第二PMOS晶体管的漏极与第二NMOS晶体管的源极连接；

第一NMOS晶体管的源极通过第一电阻R1与第一PMOS晶体管的漏极连接；第一NMOS晶体管的漏极接地；第一NMOS晶体管的栅极与第二NMOS晶体管的栅极连接，第二NMOS晶体管的漏极也接地，其中，第二PMOS晶体管的宽长比为第一PMOS晶体管的宽长比的K倍，第一NMOS晶体管的宽长比为第二NMOS晶体管的宽长比的J倍，其中，J×K＝R_par/R1，J、K为自然数，R_par为寄生电阻阻值，R1为第一电阻阻值。

5.根据权利要求1所述的电路，其特征在于，所述补偿电压被加载到电压输出装置的输入端，补偿电路包括第四电阻和补偿电流产生电路，所述补偿电流产生电路通过第四电阻与所述电压输出装置的输入端连接，其中：

所述补偿电流产生电路，用于产生与流经寄生电阻的电流成第三比例关系的补偿电流，所述补偿电流流经第四电阻后产生所述补偿电压；根据所述寄生电阻和第四电阻的阻值间的第四比例关系，使得电压输出装置根据输入的补偿电压得到的输出电压大致等于寄生电阻两端产生的电压。

6.根据权利要求5所述的电路，其特征在于，所述补偿电流产生电路包括第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、参考电压提供装置，第二运算放大器；所述补偿电路进一步包括第三电阻和第五电阻；

第二PMOS晶体管的源极接电源电压，第二PMOS晶体管的栅极和第一PMOS晶体管的栅极连接；第二PMOS晶体管的漏极分别与第一NMOS晶体管的栅极、第二NMOS晶体管的源极和栅极三者连接，第一NMOS晶体管的漏极和第二NMOS晶体管的漏极都接地；第一NMOS晶体管的源极通过第四电阻与第二运算放大器的输出端连接；

第一NMOS晶体管的源极通过相串联的第五电阻和第三电阻接地，第二运算放大器的负输入端接入第五电阻和第三电阻之间，并通过第三电阻接地；第二运算放大器的输入端接收参考电压提供装置提供的参考电压，第二运算放大器的输出端与第一运算放大器的负输入端连接；

第二PMOS晶体管的宽长比为第一PMOS晶体管的宽长比的K倍；第一NMOS晶体管的宽长比为第二NMOS晶体管的宽长比的J倍；

其中，J×K＝R_par×R2/[(R1+R2)×R4]，J、K为自然数，R_par为寄生电阻阻值，R1为第一电阻阻值，R2为第二电阻阻值，R4为第四电阻阻值。