[发明专利]一种由FPGA控制产生IRIG-B的AC码作为时间同步标准的方法

说明书

[技术领域]

本发明涉及IRIG-B、FPGA的技术领域，具体地说是由FPGA(现场可编程门阵列)控制产生IRIG-B的AC码作为时间同步标准的方法。

[背景技术]

在靶场测量、工业控制、电力系统测量与保护、计算、通信、气象等测试设备均采用国际标准IRIG-B格式的时间码(简称B码)作为时间同步标准，也是是我国执行的一种遥测时间标准。B码是一种串行的时间格式，分为直流码(DC码)和交流码(AC码)两种。

现有的交流码(AC码)是基于MCU或者DSP和数字逻辑电路实现的，这种方法还存在着许多不足之处：系统的设计难度非常大，成本高，B码的精确性和系统灵活性差等缺点。

[发明内容]

本发明的目的就是要解决上述的不足而提供一种由FPGA控制产生IRIG-B的AC码作为时间同步标准的方法。

为实现上述目的设计一种由FPGA控制产生IRIG-B的AC码作为时间同步标准的方法，其特征在于：首先，利用IRIG-B的DC码流，先通过FPGA产生1KHz的正弦波进行幅度调制的AC码数字序列，再经过DAC之后产生IRIG-B的AC码流，所述FPGA对IRIG-B的DC码进行电平的判别：“H”，高电平的部分会同步触发相位累加器1，ROM 1中存储着电压峰-峰值为10V的正弦波的采样数据，所述相位累加器1输出值触发ROM 1中的数据输出；“L”，低电平同理，ROM 2中存储着电压峰-峰值为2V的正弦波的采样数据，得出调制比为1/5，其次ROM1、ROM 2中的输出数据通过输出数据控制器实现叠加输出AC码数字序列。

所述FPGA采用数字直接合成技术方式，所述数字直接合成技术方式透过在数字形式下产生时间变化信号，然后进行数字模拟转换动作。

所述DAC部分采用数模转换电路、低通滤波电路来产生模拟的AC码流。

所述数模转换电路采用DAC0832。

本发明的有益效果：与基于MCU或者DSP和数字逻辑电路实现的方法相比，该方法可以大大降低系统的设计难度，降低成本，提高B码的精确性和系统灵活性，值得推广应用。

[附图说明]

图1为本发明的实现IRIG-B的AC码设计框图；

图2为IRIG-B的DC码流格式图；

图3为IRIG-B的AC码流格式图；

图4为FPGA产生AC码数字序列实现方法图；

图5为DAC产生模拟的AC码流电路原理图；

图中：41为DC码流、42为电平判别、43为相位累加器1、44为相位累加器2、45为采样数据ROM1、46为采样数据ROM2、47为输出数据控制器、48为AC码数字序列、51为AC码数字序列、52为数模转换电路、53为低通过滤器、54为AC码流。

[具体实施方式]

下面结合附图和实施例对本发明的结构示意图进一步说明。

本发明就是通过对IRIG-B码的研究，采用FPGA的设计方法。利用IRIG-B的DC码流，先通过FPGA产生1KHz的正弦波进行幅度调制的AC码数字序列，再经过DAC之后产生IRIG-B的AC码流，即在DC码的基础上实现交流调制，以得到AC码。

IRIG-B的DC码流格式如图2所示，它是每秒一帧的时间串码，每个码元宽度为10ms，一个时帧周期包括100个码元，为脉宽编码。脉宽0.2ms表示二进制0，脉宽0.5ms表示二进制1，脉宽0.8ms表示位置标识符或参考码元。

IRIG-B的AC码流格式如图3所示，交流码的载波是1KHz正弦信号，幅度变化峰一峰值范围为0.5～10V。调制比为U1/U0＝1/6～1/2，即索引标记是8个幅度为U1的1KHz正弦信号，逻辑1是5个幅度为U1的1KHz正弦信号，逻辑0是2个幅度为U1的1KHz正弦信号，其他时间是幅度为U0的1KHz正弦信号。

在FPGA部分，采用了数字直接合成技术(DDS)：一种产生模拟波形的方法--通常是正弦波，方式是透过在数字形式下产生时间变化信号，然后进行数字模拟转换的动作。因为在DDS中操作主要是数字式，它可提供输出频率之间快速的切换，细微的频率分辨率，以及在宽广频谱范围内操作。