[发明专利]可下拉精准电流的IO电路

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种可下拉精准电流的IO电路。

背景技术

如图1所示，为现有不带下拉电流IO电路的结构示意图，现有不带下拉电流IO电路，包括：电阻R、对电源静电保护电路和对地静电保护电路。所述电阻R的第一端和焊盘PAD相连接，所述电阻R的第二端和芯片内部电路相连接，所述电阻R用于在静电保护时进行限流。所述对电源静电保护电路连接在电源VDD和所述电阻R的第一端之间。所述对地静电保护电路连接于地和所述电阻R的第一端之间。现有不带下拉电流IO电路只起到一个防静电保护的功能。

如图2所示，为现有可下拉电流的IO电路的结构示意图，所述现有可下拉电流的IO电路在现有不带下拉电流IO电路的基础上增加了一个下拉电流功能模块，所述下拉电流功能模块连接于所述电阻R的第二端和地之间；通过一使能信号EN控制下拉电流I的导通和关断。现有可下拉电流的IO电路除了具有静电保护的功能外还具有在使能信号EN使能的时候会在IO电路中产生一个特定大小的电流信号即下拉电流I的作用，所述下拉电流I可以在一些实际应用场合作为通信信号使用。现有可下拉电流的IO电路的缺点是所述下拉电流I的建立时间完成时间较长，同时所述下拉电流I的偏差较大，不符合作为通信信号的要求。

发明内容

本发明所要解决的技术问题是提供一种可下拉精准电流的IO电路，能缩短下拉电流的启动时间、提高下拉电流的精度。

为解决上述技术问题，本发明提供的可下拉精准电流的IO电路包括：第一电阻、对电源静电保护电路、对地静电保护电路和一下拉电流功能模块。所述第一电阻的第一端和焊盘相连接，所述第一电阻的第二端和芯片内部电路相连接，所述第一电阻用于在静电保护时进行限流。所述对电源静电保护电路连接在电源和所述第一电阻的第一端之间。所述对地静电保护电路连接于地和所述第一电阻的第一端之间。所述下拉电流功能模块连接于所述第一电阻的第二端和地之间。所述下拉电流功能模块包括一运算放大器、第二电阻、一NMOS管和一开关模块。

所述运算放大器的同相输入端和基准电压相连接，所述运算放大器的输出端连接所述NMOS管的栅极。

所述第二电阻的第一端接地，所述NMOS管和所述开关模块串接在所述第一电阻的第二端和所述第二电阻的第二端之间；所述NMOS管和所述开关模块的第一种串接结构为所述第一电阻的第二端连接所述NMOS管的漏极、所述NMOS管的源极连接所述开关模块的第一端、所述开关模块的第二端连接所述第二电阻的第二端；所述NMOS管和所述开关模块的第二种串接结构为所述第一电阻的第二端连接所述开关模块的第一端、所述第二电阻的第二端连接所述NMOS管的漏极、所述NMOS管的源极连接所述第二电阻的第二端。

所述第二电阻的第二端连接所述运算放大器的反相输入端；所述运算放大器的使能端连接使能信号，所述开关模块的第三端连接使能信号。

当所述使能信号有效时，所述运算放大器的反相输入端的反相电位嵌位到和所述同相输入端的基准电压相同的电压，所述运算放大器的输出端输出一大于所述NMOS管的阈值电压的输出电压并使所述NMOS管开启，所述开关模块接通，在所述第一电阻的第二端和地之间产生一下拉电流，并在所述运算放大器的输出端和反相输入端形成单位增益负反馈回路；所述下拉电流的大小为所述基准电压除以所述第二电阻的电阻值。

更优选择，所述NMOS管为一本征NMOS管，所述NMOS管的阈值电压小于所述使能信号有效时所述运算放大器的输出电压。

更优选择，所述使能信号为高电平时有效；或，所述使能信号为低电平时有效。

更优选择，所述运算放大器的开环增益和单位增益带宽满足所述下拉电流能够在50纳秒内启动的条件。

更优选择，所述运算放大器的开环增益大于60dB，单位增益带宽大于200MHz。

由于本发明的运算放大器的开环增益和单位增益带宽足够大，使得下拉电流的启动时间得到大大缩短，能使下拉电流的启动时间小于50纳秒。另外，由于本发明通过运算放大器的负反馈的设置，使得下拉电流和所述基准电压及所述第二电阻的电阻值有关，其中所述基准电压的误差要远小于所述第二电阻的电阻值的误差，而所述第二电阻的电阻值的误差主要和所述第二电阻的温度系数和工艺偏差有关，很容易实现所述第二电阻的电阻值的误差值控制在±25％以内，故本发明能够大大提高下拉电流的精度，能使下拉电流的偏差范围小于±25％。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：