[发明专利]多倍数据率计数器、包括其的数据转换器和图像传感器

说明书

相关申请的交叉引用

本申请要求于2009年9月25日提交韩国知识产权局的韩国专利申请No.2009-0091132在35USC§119下的优先权，通过引用将其公开的全部内容合并于此。

技术领域

本发明一般涉及计数器，并且更具体地，涉及根据具有多倍数据率(MDR)的时钟信号来计数的计数器，以及涉及包括这样的计数器的数据转换器和图像传感器。

背景技术

在各种各样的电子设备中使用计数器来将诸如光强、声音强度、时间等的物理量转变为数字信号。例如，图像传感器从入射光捕获图像，并包括用于将来自像素阵列的模拟信号转变为数字信号的模数转换器(ADC)。ADC包括根据时钟信号计数的一个或多个计数器。

计数器的操作速度和功耗影响包括计数器的设备和/或系统的性能。例如，互补金属氧化物半导体(CMOS)图像传感器包括相对大量的计数器来将从有源像素传感器阵列一列一列输出的模拟信号转变为数字信号。随着图像传感器的分辨率的提高，计数器的数量增加。在该情况下，计数器的配置、操作速度和功耗确定图像传感器的性能。

发明内容

因此，根据本发明的一般方面的计数器根据时钟信号来执行多倍数据率计数以增强性能。

根据本发明的示例实施例的计数器包括缓冲器单元和波纹计数器。缓冲器单元通过在终止时间点之前缓冲至少一个时钟信号来生成计数的至少一个最低有效信号。波纹(ripple)计数器通过响应于最低有效信号中的至少一个依次反转(toggle)来生成计数的至少一个最高有效信号。

在本发明的示例实施例中，缓冲器单元包括时钟缓冲器，被配置为缓冲时钟信号以生成计数的最低有效信号。

在本发明的另一实施例中，波纹计数器包括至少一个触发器，被配置为响应于最低有效信号依次反转以生成至少一个最高有效信号。波纹计数器的每个触发器是负沿触发的触发器或正沿触发的触发器之一。计数是向上计数或向下计数之一。

在本发明的又一示例实施例中，缓冲器单元包括第一时钟缓冲器，被配置为缓冲第一时钟信号以生成第一缓冲时钟信号。缓冲器单元还包括第二时钟缓冲器，被配置为缓冲第二时钟信号以生成第二缓冲时钟信号。第一时钟信号与第二时钟信号有相移。计数器还包括逻辑单元，被配置为由第一和第二缓冲时钟信号生成第一最低有效信号，以及第一和第二缓冲时钟信号之一是第二最低有效信号。

在本发明的另一示例实施例中，波纹计数器包括至少一个触发器，被配置为响应于第二最低有效信号依次反转以生成至少一个最高有效信号。波纹计数器的每个触发器是负沿触发的触发器或正沿触发的触发器之一。

在本发明的再一示例实施例中，计数是利用滞后第一和第二缓冲时钟信号之一的第二最低有效信号进行的向上计数。可替代地，计数是利用超前第一和第二缓冲时钟信号之一的第二最低有效信号进行的向下计数。

根据本发明的另一示例实施例的计数器包括缓冲器单元，被配置为通过缓冲具有频率的至少一个时钟信号来生成计数的至少一个最低有效信号。计数器还包括波纹计数器，被配置为通过响应于最低有效信号中的至少一个依次反转来生成计数的至少一个最高有效信号，其中在时钟信号的每个周期更新该计数多次以形成多倍数据率(MDR)计数器。

在本发明的示例实施例中，缓冲器单元包括时钟缓冲器，被配置为缓冲时钟信号以生成计数的最低有效信号。波纹计数器包括至少一个触发器，被配置为响应于最低有效信号依次反转以生成至少一个最高有效信号。在该情况下，在时钟信号的每个周期更新该计数两次以形成双倍数据率(DDR)计数器。

在本发明的另一实施例中，缓冲器单元包括第一时钟缓冲器，被配置为缓冲第一时钟信号以生成第一缓冲时钟信号。缓冲器单元还包括第二时钟缓冲器，被配置为缓冲第二时钟信号以生成第二缓冲时钟信号，其中第一时钟信号与第二时钟信号有相移。

而且，计数器还包括逻辑单元，被配置为由第一和第二缓冲时钟信号生成第一最低有效信号，其中所述第一和第二缓冲时钟信号之一是第二最低有效信号。而且，波纹计数器包括至少一个触发器，被配置为响应于第二最低有效信号依次反转以生成至少一个最高有效信号。例如，第一和第二缓冲时钟信号相移90°，在时钟信号的每个周期更新该计数四次以形成四倍数据率(QDR)计数器。