[发明专利]移位寄存电路

说明书

技术领域

本发明涉及显示技术领域，且特别是有关于一种移位寄存电路。

背景技术

现有的应用于平面显示器，例如液晶显示器的移位寄存电路一般包括多个级串联耦接的移位寄存器，用以依序产生多个驱动脉冲信号，例如用以依次驱动液晶显示器的栅极线的栅级驱动脉冲信号；并且各个移位寄存器所产生的对应的启动脉冲信号会传输至下一级移位寄存器以使下一级移位寄存器开始工作。

现有的移位寄存电路利用非晶硅(a-Si)或者多晶硅(p-Si)工艺而制作在玻璃基板上，借此节省栅极驱动芯片的成本、简化模块段制造流程以及增加玻璃基板利用效率等。但由于其材质的载子迁移率比较低，因此需要设计较大面积的薄膜晶体管才能有效驱动液晶显示器的栅极线。而越大面积的薄膜晶体管其所产生的寄生电容效应就越大，造成动态功率消耗大幅上升，从而限制了其应用范围。

发明内容

本发明的目的就是在于提供一种移位寄存电路，其可大幅度地降低相关的动态功率消耗。

本发明提出一种移位寄存电路，包括多级移位寄存器，每级移位寄存器用以输出一个对应的启动脉冲信号以及驱动脉冲信号。再者，每级移位寄存器分别包括上拉电路、第一驱动电路、第二驱动电路以及放电电路。上拉电路接收前一级移位寄存器所输出的前一个启动脉冲信号以及一个参考信号以对第一节点进行充电。第一驱动电路于第一节点处电性耦接上拉电路，且接收对应的时钟脉冲信号以根据第一节点的电位而产生对应的启动脉冲信号。第二驱动电路亦于第一节点处电性耦接上拉电路，且接收高参考电位以于输出端输出对应的驱动脉冲信号。放电电路包括第一晶体管以及第二晶体管。其中第一晶体管包括第一控制端、第一通路端以及第二通路端，第一通路端电性耦接第一节点，且第二通路端电性耦接低参考电位，第一控制端接收第一控制信号以在第一时间段内对第一节点进行放电。第二晶体管包括第二控制端、第三通路端以及第四通路端，第三通路端电性耦接第二驱动电路的输出端，且第四通路端电性耦接低参考电位，第二控制端接收第二控制信号以在第二时间段内对第二驱动电路的输出端进行放电。其中，第一时间段的启动时刻早于第二时间段的启动时刻。

在本发明的较佳实施例中，上述的第一晶体管的第一控制端所接收的第一控制信号为后一级移位寄存器所输出的后一级启动脉冲信号，以在第一时间段内对第一节点上的电位进行放电；且第二晶体管的第二控制端所接收的第二控制信号为后两级移位寄存器所输出的后二级启动脉冲信号以在第二时间段内对第二驱动电路的输出端进行放电。

在本发明的较佳实施例中，上述的放电电路进一步包括第三晶体管，其包括第三控制端、第五通路端以及第六通路端。第五通路端电性耦接第二晶体管的第二控制端，而第六通路端电性耦接低参考电位。其中，第三控制端接收第一节点上的电位以修正第二晶体管的第二控制端所接收的后二级启动脉冲信号。

在本发明的较佳实施例中，上述的第一晶体管的第一控制端所接收的第一控制信号为后两级移位寄存器所输出的后二级驱动脉冲信号，以在第一时间段内对第一节点进行放电；且第二晶体管的第二控制端所接收的第二控制信号为后三级移位寄存器所输出的后三个驱动脉冲信号，以在第二时间段内对第二驱动电路的输出端进行放电。

在本发明的较佳实施例中，上述的第一晶体管的第一控制端所接收的第一控制信号为后两级移位寄存器所输出的后二级驱动脉冲信号，以在第一时间段内对第一节点进行放电；且第二晶体管的第二控制端所接收的第二控制信号为后两级移位寄存器所输出的后二级启动脉冲信号以在第二时间段内对第二驱动电路的输出端进行放电。

在本发明的较佳实施例中，上述的上拉电路包括第四晶体管，且第四晶体管包括第四控制端、第七通路端以及第八通路端。第四控制端接收前一级移位寄存器所输出的前一个启动脉冲信号，第七通路端接收参考信号，而第八通路端电性耦接第一节点。

在本发明的较佳实施例中，上述的参考信号为高参考电位。或者，参考信号为前一级移位寄存器所输出的前一个驱动脉冲信号。或者，参考信号为前一级移位寄存器所输出的前一个启动脉冲信号。

在本发明的较佳实施例中，上述的第一驱动电路包括第五晶体管以及电容。第五晶体管包括第五控制端、第九通路端以及第十通路端。第五控制端电性耦接第一节点，第九通路端用以接收对应的时钟脉冲信号，而第十通路端用以输出对应的启动脉冲信号。电容电性耦接于第一节点与第十通路端之间。