[发明专利]一种汇聚型视频光端机时钟同步方法及系统

权利要求书

1.一种时钟系统，应用于汇聚型视频光端机系统中的单路远端，其特征在于：该时钟系统包括时钟数据恢复CDR模块、发送逻辑模块和接收逻辑模块；其中CDR模块接收参考时钟和数据，并据此恢复出接收时钟，然后将恢复出的接收时钟分别输出至发送逻辑模块和接收逻辑模块；所述参考时钟为单路远端的本地时钟，所述数据来自汇聚型视频光端机系统中的汇聚端，由此发送逻辑模块所使用的时钟、接收逻辑模块所使用的时钟和汇聚端的发送时钟是同源时钟。

2.如权利要求1所述的时钟系统，其中发送逻辑模块和接收逻辑模块由可编程逻辑器件实现。

3.一种时钟系统，应用于汇聚型视频光端机系统中的汇聚端，其特征在于：该时钟系统包括发送逻辑模块和接收逻辑模块，其中本地时钟分别输入到发送逻辑模块和接收逻辑模块，即汇聚端的发送时钟和接收时钟均来自本地晶体振荡器。

4.如权利要求3所述的时钟系统，其中发送逻辑模块和接收逻辑模块由可编程逻辑器件实现。

5.一种汇聚型视频光端机，其包括多个独立的单路远端设备、汇聚型视频光端机汇聚端和汇聚型视频光端机多路接收端；其中多个独立单路远端设备通过光纤汇接到汇聚端，各个单路远端的数据在汇聚端被解析，再重新复用成一路高速信号，通过一根光纤转发至所述接收端，其特征在于：每个单路远端设备使用如权利要求1或2所述的时钟系统，汇聚端使用如权利要求3或4所述的时钟系统。

6.如权利要求5所述的汇聚型视频光端机，其特征在于：所述汇聚端包括多个第一光模块、可编程逻辑器件、并/串转换芯片和第二光模块，其中每个第一光模块的一端通过单模光纤与一个单路远端设备连接，每个第一光模块的另一端与可编程逻辑器件直连，所述可编程逻辑器件另一端连接并/串转换芯片，并/串转换芯片另一端连接第二光模块，第二光模块与汇聚型视频光端机多路接收端连接。

7.如权利要求5或6所述的汇聚型视频光端机，所述第一光模块的速率为155mbps，采用1X9物理接口，支持单纤双向传输；所述第二光模块，采用1X9物理接口，支持1.25Gbps速率，可最多实现8个单路远端数据的汇聚传输。

8.如权利要求5-7任一项所述的汇聚型视频光端机，所述可编程逻辑器件采用ALTERA公司的EP2C5芯片，该芯片支持LVDS差分接口，经过简单电阻网络的转换后，可与第一光模块的数据接口直连。

9.如权利要求5-8任一项所述的汇聚型视频光端机，第二光模块为干路光纤通道的SERDES芯片，采用美国国家半导体的DS92LV18，采用1：18的数字接口；多个单路远端的数据经过汇聚端同步处理之后再经过并/串转换芯片复用成一路高速信号。

10.一种汇聚型视频光端机时钟同步方法，其特征在于：汇聚端的发送时钟和接收时钟均为本地时钟，汇聚端向多个单路远端广播发送反向数据，单路远端从该数据中恢复出时钟，该恢复出的时钟同时被用作单路远端设备的发送时钟和接收时钟，这样所有单路远端的时钟都和汇聚端的本地时钟同步，汇聚端只需要用本地时钟就可以恢复各单路远端发送的数据。