[发明专利]一种数据解交织方法及装置

说明书

技术领域

本发明主要涉及通信技术领域，特别涉及一种数据解交织方法及装置。

背景技术

在长期演进(Long Term Evolution，LTE)协议中，物理上行共享信道(Physical Uplink Share Channel，PUSCH)作为一种1/3码率的Turbo编码链路。经过Turbo编码后，PUSCH信道上可以产生3路码流，分别为信息流、第一校验流、第二校验流。

为了避免在PUSCH信道上传输时受到突发性噪声干扰而导致一连串的数据错误，通常需要在发送端(如用户终端)分别对3路码流进行如下交织：即将输入码流按照32bits为1行写入交织矩阵(如果码流长度不是32bits的整数倍，则在码流前端添加交织哑元，使得交织矩阵中每1行都包含32bits)；对交织矩阵进行列置换，即按照LTE协议规定的列置换规则对上述交织矩阵中的列顺序进行调整；按列将交织矩阵中所有数据读取并传输。其中，LTE协议规定的信息流、第一校验流专用的列置换规则如下表1所示：

表1

其中，表示交织矩阵中的列数；P(j)表示为列置换后第j列在列置换前的列序号。例如，P(0)＝0表示列置换后的第0列在列置换前的列序号为0；P(1)＝16表示列置换后的第1列在列置换前的列序号为16，以此类推。其中，由于LTE协议规定的第二校验流的列置换规则与上述表1不同，在使用上述表1所示的列置换规则对第二校验流进行交织前，需要在第二校验流前端添加交织哑元，并将整个码流循环左移一位。

在接收端(如基站)，需要分别对上述已交织的信息流、第一校验流以及第二校验流进行解交织，从而恢复出交织前的3路码流。例如，假定接收码流行数为R，当接收端接收到第0列(每一列数据为R个)数据时，根据表1所示的列置换规则可知，该列数据在交织前的列号为P(0)＝0，则按照地址＝0，1，......，R-1将第0列数据写入存储器例如随机存储器(Random AccessMemory，RAM)中；当接收端接收到第1列数据时，根据表1所示的列置换规则可知，该列数据在交织前的列号为P(1)＝16，则按照地址＝16R，16R+1，......，16R+(R-1)将第1列数据写入RAM中；当接收端接收到第2列数据时，根据表1所示的列置换规则可知，该列数据在交织前的列号为P(2)＝8，则按照地址＝8R，8R+1，......，8R+(R-1)将第2列数据写入RAM中；......；依次类推，直到RAM存储了完整的码流之后，再按地址顺序读取出来。由于第二校验位与信息位、第一校验流在交织处理上的细微差别，在读取第二校验流之后，还需要将第二校验流循环右移一位，即将第二校验流最后一位移至第二校验流首端。至此，完成对已交织的信息流、第一校验流以及第二校验流进行解交织。

上述的接收端在对码流进行解交织时，对每一路码流来说，以串行方式将接收的每一列数据在交织前的地址计算出来，并按照该交织前的地址写入RAM中，在码流全部写入RAM后，再按地址从RAM中顺序读取出来。这样，会降低解交织时数据的吞吐率；而且在将码流写入RAM之前进行地址计算，还会导致解交织的复杂度的不均衡。

发明内容

本发明实施例中提供了一种数据解交织方法及装置，能够提高解交织时数据的吞吐率，并且均衡解交织的复杂度。

本发明实施例中提供了一种数据解交织方法，包括：

接收端将接收到的经过交织处理的输入码流按列写入至少二个不同缓存，以使得每个缓存中存储的数据量相等，而且所述输入码流在进行交织处理之前对应的码流的相邻列数据位于不同缓存相对应的存储单元中；所述输入码流包括信息流，第一校验流以及第二校验流；

从不同缓存相对应的存储单元中读取所述相邻列数据并重新排序，获得所述输入码流在进行交织处理之前对应的码流；所述输入码流在进行交织处理之前对应的码流包括信息流、第一校验流在进行交织处理之前各自对应的码流，以及所述第二校验流在进行交织处理之前经过循环左移一位处理的码流；

将第二校验流在进行交织处理之前对应的码流循环右移一位。

本发明实施例中提供了一种数据解交织方法，包括：

接收端将接收到的经过交织处理的输入码流按列写入至少二个不同缓存，以使得每个缓存中存储的数据量相等，而且所述输入码流在进行交织处理之前对应的码流的相邻列数据位于不同缓存相对应的存储单元中；

从不同缓存相对应的存储单元中读取所述相邻列数据并重新排序，获得所述输入码流在进行交织处理之前对应的码流。

本发明实施例中提供了一种数据解交织装置，包括：