[发明专利]多相直流转换器

权利要求书

1.一种电路，包括：

输入端，用于接收具有脉冲序列的输入信号；

输出端；

第一功能单元，用于基于输入信号的脉冲采样具有脉冲序列的主时钟信号，以提供具有脉冲序列的内部时钟信号；

脉冲宽度调制发生器，由内部时钟信号计时，用于提供脉冲宽度调制信号；

高侧功率管和低侧功率管，耦接于所述脉冲宽度调制发生器，响应于所述脉冲宽度调制信号而开通或者关断，使得高侧功率管只有在所述脉冲宽度调制信号为第一逻辑状态时开通，低侧功率管只有在所述脉冲宽度调制信号为与第一逻辑状态互补的第二逻辑状态时开通，从而高侧功率管和低侧功率管不会同时开通；以及

第二功能单元，用于基本上与那些紧接于输入端的脉冲序列中的脉冲之后的主时钟信号脉冲同步地在输出端提供脉冲序列。

2.如权利要求1所述的电路，其中，所述第一功能单元对主时钟信号和输入端的脉冲序列信号进行等价于布尔逻辑与的运算，以提供内部时钟信号。

3.如权利要求2所述的电路，还包括：

时钟发生器，用于提供主时钟信号。

4.如权利要求1所述的电路，还包括：

时钟发生器，用于提供主时钟信号。

5.如权利要求1所述的电路，还包括：

主时钟信号输入端，用于接收主时钟信号。

6.一种电路，包括：

第一节点，具有模拟电源电压；

第二节点，具有高侧电压；

第三节点，具有低侧电压；

功能单元，用于基于主时钟信号的相位采样具有脉冲序列的主时钟信号以提供内部时钟信号，其中，所述相位由模拟电源电压、高侧电压和低侧电压决定；

脉冲宽度调制发生器，由内部时钟信号计时，用于提供脉冲宽度调制信号；以及

高侧功率管和低侧功率管，耦接于所述脉冲宽度调制发生器，响应于所述脉冲宽度调制信号而开通或者关断，使得高侧功率管只有在所述脉冲宽度调制信号为第一逻辑状态时开通，低侧功率管只有在所述脉冲宽度调制信号为与第一逻辑状态互补的第二逻辑状态时开通，从而高侧功率管和低侧功率管不会同时开通。

7.如权利要求6所述的电路，还包括：

主时钟信号输入端，用于接收主时钟信号。

8.如权利要求6所述的电路，还包括：

时钟发生器，用于提供主时钟信号。

9.如权利要求6所述的电路，其中，高侧电压等于模拟电源电压。

10.如权利要求6所述的电路，进一步包括：

电阻，电阻的第一端耦接于所述第二节点，电阻的第二端耦接于所述第三节点。

11.如权利要求6所述的电路，其中，所述相位由分子和分母的比决定，其中，分子为模拟电源电压与高侧电压的差，分母为高侧电压与低侧电压的差。

12.一种系统，包括晶片集{D(i)，i＝0，1，2，......，N}，其中，N为大于零的整数，

晶片D(0)包括用于提供主时钟信号的时钟发生器，对于i＝1，2，......，N中的每一个，晶片D(i)耦接于所述时钟发生器以接收主时钟信号；

对于每一个i＝0，1，2，......，N，晶片D(i)包括具有信号<i>的输入端口I(i)和输出端口O(i)，其中，对于每一个i＝1，2，......，N，输入端口I(i)耦接到输出端口O(i-1)，输入端口I(O)耦接于输出端口O(N)；以及

对于每一个i＝0，1，2，......，N-1，晶片D(i)基于信号<i>对主时钟信号采样，以提供内部时钟信号C(i)和信号<i+1>，晶片D(N)基于信号<N>对主时钟信号采样，以提供内部时钟信号C(N)和信号<0>。

13.如权利要求12所述的系统，其中，对于每一个i＝0，1，2，......，N-1，内部时钟信号C(i)在逻辑上等价于主时钟信号和信号<i>的布尔逻辑与。