[发明专利]记忆体单元及相关记忆体装置

说明书

技术领域

本发明涉及一种半导体记忆体，特别是涉及一种3T2C(3-transistor-2-capacitor)动态随机存取记忆体(dynamic randomaccess memory)单元。 

背景技术

半导体记忆体是最常使用的数据储存媒体之一，例如动态随机存取记忆体(dynamic random access memory，DRAM)以及静态随机存取记忆体(static random access memory，SRAM)。半导体记忆体可单独制成一集成电路，或是与其它组件整合后制成系统芯片(system on chip，SOC)。 

在目前的系统芯片应用中，记忆体占了整个芯片的绝大部分面积，例如60％至70％。因此，记忆体的型态及技术的选择会对整个芯片的效能及成本形成重要的影响。 

一些系统芯片是使用动态随机存取记忆体技术来做为数据储存媒体。图1A显示传统动态随机存取记忆体单元的示意图，其包括一储存电容Cs以及一存取晶体管Ta。由于架构简单，故动态随机存取记忆体的密度通常比静态随机存取记忆体来得高。然而，传统动态随机存取记忆体需要使用特定的工艺技术，才能在微小硅芯片上形成大电容量的储存电容Cs。再者，该特定工艺技术并不兼容于系统芯片的工艺，因而增加了整个的制造成本。 

其它系统芯片则使用静态随机存取记忆体技术来做为数据储存媒体。图1B显示传统静态随机存取记忆体单元的示意图，其包括两个交叉耦合(cross-coupled)的反相器10以及两个存取晶体管Tb、Tc。不同于动态随机存取记忆体的是，静态随机存取记忆体的工艺可兼容于系统芯片的工艺，但其密度则比动态随机存取记忆体低。再者，如图1B所示，由于交叉耦合的反相器10是直接耦接于电源Vdd和地之间，使得静态随机存取记忆体容易受电源的噪声的干扰。 

因此急需提出一种新颖的记忆体架构，其能使用标准的互补金属氧化物半导体(complementary-metal-oxide-semiconductor，CMOS)工艺以降低制造成本，且兼具较高密度的特性。 

由此可见，上述现有的系统芯片在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫 不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的记忆体单元及相关记忆体装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。 

有鉴于上述现有的系统芯片存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新型结构的记忆体单元及相关记忆体装置，能够改进一般现有的系统芯片，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。 

发明内容

本发明的主要目的在于，克服现有的系统芯片存在的缺陷，而提供一种新型结构的记忆体单元及相关记忆体装置，所要解决的技术问题是使其可适用于系统芯片工艺，且较不受电源噪声的干扰。 

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的.一种记忆体单元，其中包含：一对子单元，每一该子单元包括一存取晶体管、一储存晶体管以及一隔离晶体管，其依序借由连接源极/漏极而串联耦接在一起，其中，该隔离晶体管是共享使用于一邻近记忆体单元的该子单元，且该隔离晶体管是一直关闭的，且该储存晶体管是一直导通的；一字符线，耦接至每一该子单元的存取晶体管的一栅极；及二互补的位线，其分别耦接至该对子单元的存取晶体管的源极/漏极，因此借由该存取晶体管，可于相应的该位线与该储存晶体管之间存取数据位。 

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 

前述的记忆体单元，其中未与该些储存晶体管连接的该些存取晶体管的源极/漏极是分别耦接至该些互补位线。 

前述的记忆体单元，其中该存取晶体管、该储存晶体管以及该隔离晶体管是为N型金属氧化物半导体晶体管。 

前述的记忆体单元，其中所述的记忆体单元，其中该存取晶体管、该储存晶体管以及该隔离晶体管是为P型金属氧化物半导体晶体管。 

前述的记忆体单元，其中该储存晶体管的栅极是耦接至一接地端。 

前述的记忆体单元，其中该隔离晶体管的栅极是耦接至一电源。