[发明专利]用单个掩模制造至少一个微元件的方法

说明书

技术领域

本发明涉及制造至少一个微元件的方法，此微元件包括在基板上的至少一个叠层，每个叠层包括至少两层，第一层以第一图案被沉积且第二层以第二图案被沉积，第二图案不同于第一图案且至少部分覆盖第一图案。

背景技术

某些微元件传统上通过在基板上形成连续叠层来制造。层的数目大于或等于两个。图1表示基板2上的理想叠层1的情况，三个层(3、4、5)被均匀地沉积在基板2上。用以制造这些叠层1的技术很多。具体地，通常采用模板技术。此技术在于通过真空沉积技术，例如物理气相沉积(PVD)，通过掩模连续地沉积微元件的有效层(3、4、5)。相比于微电子中采用的诸如光刻和蚀刻的传统微制造方法，此方法是有利的。事实上，此方法易于实施且便宜。然而，尤其由于掩模的厚度，采用掩模沉积可引起沉积的层(3、4、5)的不均一性。这些厚度的不均一性一般构成了边缘效应，且在导电层的情况下可导致短路。图2示出具有这样的边缘效应的叠层的情况。在此实例中，层5与层3接触(图的左边)，若这两层是导电的，则导致短路。

这些微元件例如为薄膜微电池。微电池是电化学能量存储元件，其厚度一般小于15μm。微电池包括在基板2上的至少三个层的至少一个叠层1，层3形成阴极，层4由电解质形成，且层5形成阳极。

美国专利5,561,004提出一种结构，其避免了层3和层5之间的任何接触，以防止阴极和阳极之间的短路。图3表示根据美国专利5,561,004的微电池的结构。电解质层4具有比阴极层3大的尺寸，以完全覆盖后者。电解质层4是电绝缘的，防止了短路。

但是，此结构要求采用几个掩模。由于定位的不确定性，其与加工的不完美以及掩模的连续重定位有关，所以不得不考虑大的裕度。在层3的周边处对应于层4的横向厚度的这些裕度防止构成电极的层3和5之间的任何直接接触，且可具有达到约100μm的厚度。这些裕度减小了微元件的有效表面，即阳极和阴极材料之间的离子交换表面，从而降低了其能量存储容量。这样的结构被表示为图4中的简化的俯视图(即，没有基板2，或集流体，或外部保护层)。对于分别用以形成阴极层3、电解质层4和阳极层5的掩模之间的100μm的最大的未对准度(misalignment)d，考虑100μm的裕度g，具有0.25cm²的表面的微电池的有效表面(层3和5共用的表面)的损失可达到约12％。

发明内容

本发明的目的是提供一种制造至少一个微元件的方法，其克服了现有技术的缺点。更具体地，本发明的目的是提供一种制造方法，其快速且易于实施，使得有关于掩模未对准的问题能够被克服。

根据本发明，此目的是通过这样的事实被实现的：通过相同掩模的相同开口，执行叠层中的一个的不同层的连续地沉积，此掩模被加热到第一温度以形成第一图案，且被加热到不同于第一温度的第二温度以形成第二图像。

附图说明

从本发明的具体实施例的下面描述中，其它优点和特性将变得更明晰，本发明的具体实施例被给出仅为了非限制性的实例的目的且表示在附图中，其中：

图1是理想叠层的示意图。

图2是根据现有技术的叠层的示意图。

图3是根据现有技术的微电池的横截面示意图。

图4以简化俯视图示出构成图3的微电池的叠层的一部分。

图5表示能够用于根据本发明的方法中的掩模的具体实施例。

图6表示能够用于根据本发明的方法中的掩模的优选实施例。

图7和8是以图6的掩模获得的叠层的示意图，分别是俯视图和横截面视图。

图9、10和13表示能够用于根据本发明的方法中的掩模的其它具体实施例的俯视图。

图11和12表示能够在根据本发明的方法中采用的掩模的两个可替换的实施例，沿A-A的横截面。

图14表示图13的掩模的开口的可替换实施例。

图15表示利用图14的掩模制造的微元件的具体实施例。

具体实施方式

微元件的每个叠层包含至少两层。第一层以第一图案被沉积，且第二层随后以第二图案被沉积，第二图案不同于第一图案，即具有不同的形状或尺寸。第二图案至少部分覆盖第一图案。为实现这样的微元件，掩模被放置在基板上，且通过掩模的开口连续地执行图案的沉积操作。对于硅基板，掩模优选由钢制成。其也可由钼、铝、铜、或(从Imphy合金得到的36％Fe-Ni合金)制成，取决于采用的基板。