[发明专利]防止壅塞配置装置及方法

说明书

技术领域

本发明是与电路布局有关，特别地，关于一种防止壅塞配置装置及方法，用以将电路布局中的壅塞区域内的电子元件向外扩展分布至其附近电子元件密度较低的区域，藉以降低原本难以绕线的壅塞区域的电子元件密度，使其变为可绕线的区域。

背景技术

随着电子科技不断地发展，各式各样的电子产品的体积愈来愈轻薄短小，但其具备的功能亦愈来愈多。因此，在面积相当小的芯片中必须设置有数目非常庞大的各种电子元件，才足以应付电子产品的实际需求。

然而，于某些电路布局中，由于某一区域内的电子元件太多，亦即该区域的电子元件密度过大，使得该区域的某些电子元件间的绕线(routing)难以进行，因而无法通过设计规则检查(design rule checking)，导致该电路布局无法正常运作。

请参照图1A及图1B，图1A及图1B是绘示先前技术中当电路布局的电子元件密度为75％时的示意图。如图1A及图1B所示，很明显地，由于电路布局1中的各电子元件10并未完全紧密地排列在一起，亦即各电子元件10之间仍存在着许多可供绕线的空间，故电路布局1并未出现有任何难以绕线的壅塞区域。

然而，当电路布局1的电子元件密度变得更高时，情况显然出现变化。请参照图1C及图1D，图1C及图1D是绘示先前技术中当电路布局的电子元件密度升高至90％时的示意图。如图1C及图1D所示，由于原本图1A的电路布局1中的许多绕线空间均已被电子元件10′填入，因而导致图1C的电路布局1出现许多难以绕线的壅塞区域，如同图1D所示的壅塞状态指针V1～V3(箭号处)即代表电路布局1中的垂直方向的壅塞区域。

由于电路布局所包含的电子元件的种类及数目随着科技的进展及实际使用的需求而不断增加，电路布局内所产生的壅塞现象势必更为严重。然而，传统上针对上述问题的解决方式很可能造成电路布局中的电子元件彼此间的相对位置关系产生改变，使得电路布局因而无法通过时间限制(time constraint)，或是需要牺牲电路布局中的部分空间，导致电路布局中额外的面积损失(area penalty)。

发明内容

本发明的目的是提供一种防止壅塞配置装置及防止壅塞配置方法，可避免电路布局中额外的面积损失。

根据本发明一方面是提供一种防止壅塞配置装置，该防止壅塞配置装置应用于一电路布局。该防止壅塞配置装置包含一分析模块、一定义模块及一扩展模块。该分析模块用以对该电路布局进行一绕线壅塞状态分析以产生一分析结果。该定义模块用以根据该分析结果于该电路布局定义出一壅塞区域及邻近于该壅塞区域的一分享区域，其中该壅塞区域的电子元件密度高于该分享区域的电子元件密度。该扩展模块用以将该壅塞区域内的多个电子元件重新配置于该壅塞区域及该分享区域。

根据本发明另一方面是提供一种防止壅塞配置方法，该防止壅塞配置方法是应用于一电路布局中。首先，该方法对该电路布局进行一绕线壅塞状态分析以产生一分析结果；接着，该方法根据该分析结果于该电路布局定义出一壅塞区域以及邻近于该壅塞区域的一分享区域，其中该壅塞区域的电子元件密度高于该分享区域的电子元件密度。之后，该方法将该壅塞区域内的多个电子元件重新配置于该壅塞区域及该分享区域。

本发明相较于先前技术的有益技术效果是，本发明的防止壅塞配置装置及方法是将原本仅配置于壅塞区域内的这些电子元件加以向外扩展分布至壅塞区域与其附近具有较低电子元件密度的分享区域，藉以降低壅塞区域原本较高的电子元件密度，使得该壅塞区域能够由原本难以绕线的区域变成可绕线的区域，并且壅塞区域与分享区域的电子元件密度变得较为平均。更重要的是，在经过本发明的防止壅塞配置装置及方法处理后，该电路布局的所有电子元件彼此间的相对位置关系仍维持不变，使得该电路布局仍能通过时间限制，并且对于该电路布局而言，将不会为了消除壅塞区域而产生任何额外的面积损失。

附图说明

关于本发明的优点与精神可以通过以下结合附图对本发明的较佳实施例的详述得到进一步的了解，其中：

图1A及图1B是绘示先前技术中电路布局的电子元件密度为75％时的示意图。

图1C及图1D是绘示先前技术中电路布局的电子元件密度为90％时的示意图。

图2是绘示根据本发明的第一具体实施例的防止壅塞配置装置的功能方块图。

图3A是绘示定义模块根据分析结果于电路布局定义壅塞区域及分享区域的示意图。

图3B及图4A～图4C是绘示电路布局中的电子元件由原本的位置O移至T的示意图。

图5A～图5C是绘示电子元件经由扩展模块移动后的位置刚好位于高电子元件密度区域时的处理方式。