[发明专利]二进制转换电路和方法、AD转换器、固态摄像器件及相机系统

说明书

相关申请的交叉引用

本申请包含与2009年4月24日向日本专利局申请的日本专利JP2009-106961相关的主题并要求其优先权，将该申请的全部内容通过引用并入此处。

技术领域

本发明涉及能在以CMOS图像传感器为代表的固态摄像器件中使用的二进制转换电路和方法、模数(AD)转换器、固态摄像器件以及相机系统。

背景技术

迄今，在图像传感器领域中，已经提出了一种结构，在该结构中，为各列设置有用于对像素输出与斜坡形参考电位进行相互比较的比较器以及用于测量直到像素输出与参考电位交叉时所经过的时间的行波计数器。例如，该结构已在JP-A-2006-033453和JP-A-2005-278135中得到披露。

图1是表示具有比较器和计数器的一般电路示例的示意图。

图2是图1所示电路的时序图。

在该电路中，计数器2的计数操作在比较器1开始扫描参考电压Vramp时开始。

当参考电压Vramp低于输入电压VSL时，比较器1的输出信号VCO从高电平翻转为低电平，计数器2的计数操作在此下降沿处停止。

计数值VCNT与参考电压Vramp已经扫描的电压宽度一一对应，计数值VCNT反映了对输入电压执行的模数(AD)转换结果。

在JP-A-2006-033453和JP-A-2005-278135中，行波计数器被用作计数器，通过翻转该行波计数器的各位来实现减法运算。

再者，通过利用后续数据来连续地操作该行波计数器并且为第一数据保持计数值来实现加法操作。

根据本配置，由于在各列中单独执行经常在图像传感器中执行的CDS(相关双采样)操作，所以像素输出的AD转换结果不依赖于列间时钟偏差或者参考电位偏差。

因此，基于高频时钟的计数操作是可能的。再者，由于以列为单位对AD转换结果进行相加或者相减，所以其优点在于可以在AD转换器电路上执行同一列中的像素输出的加法操作。

然而，这些电路的很大的局限性在于，电路通常必须以大致等于像素阵列的尺寸的宽度来布局，这具有以下缺点：(1)这种布局导致了在列方向上延伸的细长布局，于是在该方向上会出现关键路径；(2)很难布置大的缓存器。因而，与普通计数器电路相比，很难实现高速操作。

再者，即使当通过在电路中使用大的缓存器而实现高速操作时，由于是按照像素列的数量来设置计数器电路，功耗成为了一个主要问题，这就为提提升高速操作提出了另一难题。

通常，计数器仅能以时钟为单位执行计数操作。然而，通过在输出信号VCO的下降沿处将时钟的相位信息提供给比较器，可以以更加精细的单位获得计数值。

例如，可以在比较器的判断时刻将具有不同相位的时钟锁存。

或者，诸如在TDC(时间数字转换器)中，在不提高时钟频率本身的情况下通过利用时钟信号的相位信息，可以以小于时钟周期的时间单位执行计数操作。

然而，该相位信息不是二进制码，如果依原样使用该相位信息，很难执行上述的CDS操作或者在列中执行像素间加法/减法操作。

发明内容

因此，本发明期望提供一种二进制转换电路，该二进制转换电路非常之小，以至于使其能够轻易地集成在图像传感器中，耗电较少，能将 时钟相位信息转换为二进制值，并实现数字加法和减法。人们也期望提供一种二进制转换电路的二进制转换方法、AD转换器、固态摄像器件和采用该二进制转换电路和方法的相机系统。

根据本发明的一种实施例的二进制转换电路包括：锁存电路，该锁存电路用于当信号的电平翻转时锁存至少一个时钟信号的相位信息，所述信号的电平是基于其状态而翻转的；至少一个转换电路，其响应于脉冲信号将锁存电路的已锁存相位信息转换为脉冲串；行波计数器部，其通过将由转换电路的转换而获得的脉冲作为计数时钟，来将时钟的相位信息转换为二进制码。

根据本发明的另一实施例的二进制转换方法包括以下步骤：当信号的电平翻转时，锁存至少一个时钟信号的相位信息，所述信号的电平是基于其状态而翻转的；响应于脉冲信号将已锁存相位信息转换为脉冲串；并且将由转换而获得的脉冲作为行波计数器的计数时钟，来将相位信息转换为二进制值。