[发明专利]一种单元串联型高压变频器单元控制器

说明书

技术领域：本发明涉及一种高压变频器的单元控制器，主要适用于功率单元串联型高压变频器。

背景技术：功率单元串联型高压变频器已经得到了广泛的应用，其基本结构组成和控制算法已经十分成熟。串联型高压变频器从功能上可以分为三层：能量变换和传输层，由输入移相变压器和功率单元构成；控制层，主要完成功率单元驱动波形生成及传送、电机控制算法、变频器整机保护及诸如掉电重投、飞车启动、功率单元故障旁路等功能的算法；用户接口层，完成变频器的起停等操作、开环和闭环的工作模式切换、对系统的运行情况进行常规记录、报告故障并报警提示、参数的设置和备份、与后台接口等等。

控制层是变频器系统的核心，要实现其基本功能，需要使用以下多种技术：多重化PWM技术、光纤通信技术、模拟量测量技术、电机控制技术。这些技术虽已经成熟，但是在具体的实现上，特别是在高压变频器使用时的多尘、震动、强电磁环境中稳定可靠的实现，还是有很大的挑战的。

比如，功率单元PWM的产生。串联型高压变频器的结构解决了功率器件的耐压问题，但同时也导致了功率单元数量多。一般常见串联级数为5级/6KV、6级/6KV、8级/10KV、9级/10KV、10级/10KV等。如果采用10级单元串联，则最多有30个功率单元，这对串联多电平结构的高压大功率变频器控制系统来说是相当复杂的，不仅对微控制器的运算能力是一种考验，而且30个功率单元PWM波形产生也是一个巨大的挑战。对于30个功率单元PWM产生的问题，现有的变频器产品，有的采用专用定时芯片或可编程逻辑器件，对每个单元的PWM波形进行定时产生，由于数量众多，必须采用多片定时芯片，这将给板件设计带来很大的困难，同时也会增加故障点，影响产品可靠性。有的通过微处理器产生基本PWM波形，再通过可编程逻辑器件延时分解，这种设计由于使用软件生产PWM波形，稳定性和抗干扰能力差。还有完全由软件生成全部所需PWM波形，这种设计其实时性、准确性和稳定性相比由硬逻辑生成的相差很多，并且这种方式还需要额外的处理器完成变频器的其他控制算法。

如果再考虑处理与30个功率单元的通讯、运行各种复杂算法、输入/输出电压和电流的检测等必须具备的功能，可见串联多电平高压变频器控制系统相当复杂。

总的来说，单元串联型高压变频器的控制系统，在具体的实现上，特别是在电磁环境、工作环境均比较恶劣的情况下稳定可靠的实现，还是具有很大的挑战性。

发明内容：本发明所要解决的技术问题在于：提供一种单元串联型高压变频器单元控制器，提高变频器控制系统的技术水平和运行可靠性，提高产品生产效率。以克服现有产品的缺陷。

本发明的技术方案如下：

一种单元串联型高压变频器单元控制器，包括封闭的机箱、A相光纤通信驱动板、B相光纤通信驱动板、C相光纤通信驱动板、主控板、输入/输出采样板、电源板，其特征在于：A相光纤通信驱动板、B相光纤通信驱动板、C相光纤通信驱动板、主控板、输入/输出采样板、电源板均插接在位于机箱背部的总线板上，总线板将上述板件互连，所述的主控板的核心采用单片微处理器DSP和单片FPGA电路，微处理器DSP和FPGA电路通过三总线连接。

所述的主控板还包括电源管理模块、电平转换器、两路信号调理电路及ADC、两路RS232通讯接口及一片RAM；两路信号调理电路及ADC与微处理器DSP通过信号连接；RAM通过三总线与微处理器DSP和FPGA电路连接；电平转换器通过信号线或数据收/发线与FPGA电路连接；两路RS232通讯接口与微处理器DSP电路连接，一路用于与上位机通讯，另一路作为维护串口。

机箱内还插接有功率单元旁路接触器驱动板，功率单元旁路接触器驱动板包括光隔离驱动器和输出继电器，光隔离驱动器由主控板的电平转换器驱动，输出继电器用于驱动功率单元对应的盘路接触器。

本发明的积极效果在于：

(1)、主控板核心采用单片微处理器DSP+单片FPGA架构。通过优化多重化PWM生成方法、设计简洁实用的通讯规约，用一片FPGA实现了全部30个功率单元PWM波形生成、30个功率单元通讯规约例程，并且利用该FPGA剩余的资源实现了支持变频器系统恒频运行所需的全部功能。相比用纯软件方法实现在实时性、准确性、稳定性有很大提高，彻底避免了因为EMC干扰造成系统“死机”的问题；相比用分立器件实现，降低了设计风险和难度，减少了元器件数量和故障点，提高了产品的可靠性。